Sayısal Elektronik Birleşik Devreler 128 B İRLE ŞİK DEVRELER (COMB İNATIONAL) BÖLÜM - 6 BIRLESIK DEVRELER 129 6.1 AR İTMET İK ÜN İTELER Toplama, çıkarma,çarpma ve bölme gibi aritmetik i şlemleri yapan sayısal devrelere aritmetik devreler adı verilir. Sayısal sistemlerde temel aritmetik i şlemler toplama ve çıkarma i şlemidir. Çarpma i şlemi tekrarlanan toplama, bölme i şlemi ise tekrarlanan çıkarma i şlemi ile tanımlanır. 6.1.1 TOPLAYICI DEVRELER (ADDERS) Sayısal devreler için toplama i şlemini gerçekle ştiren devrelere toplayıcılar (adders) adı verilir. A şa ğıda Binary (ikilik) sayıların toplamına ili şkin temel kurallar verilmi ştir. Elde(Carry) Sonuç(Sum) 0 + 0 = 0 0 0 + 1 = 0 1 1 + 0 = 0 1 1 + 1 = 1 0 Not: Toplama i şlemi sonunda olu şan eldenin i şlem sonucunun en yüksek de ğerlikli basama ğı oldu ğu unutulmamalıdır. 6.1.1.1 YARIM TOPLAYICI (HALF ADDER) Bir bitlik iki veriyi toplayan devrelere yarım toplayıcı (half adder) adı verilir. Bir yarım toplayıcın birer bitlik iki veri giri şi için iki giri ş, toplam ve olu şan eldenin gösterimi için iki tane çıkı şı vardır. A şa ğıda bir yarım toplayıcının tasarımı anlatılmı ştır; Bir bitlik iki veri P Ve Q ile adlandırırsak tasarlanacak devrenin iki binary sayının toplanması i şlemini gerçekle ştirmesi istenir. Toplama i şleminin gösterimi için sonuç ( Sum -S ) ve elde (Carry -C) olmak üzere iki tane çıkı ş olması gerekir. P Q C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 Do ğruluk tablosu yardımı ile çıkı şları yazmak istersek; S = P. Q + P. Q = P ? Q C = P . Q ifadeleri elde edilir. Tablo 6.1 SAYISAL ELEKTRONIK 130 Not : Çıkı şlara ait Lojik ifadeyi elde ederken Her bir çıkı şa ait olan minimum terimin yazıldı ğı görülmelidir. A şa ğıda bir yarım toplayıcının (Half Adder) Lojik diyagramı ve sembolü verilmi ştir P Q S(Sum) C(Carry) Şekil-6.1 HA P Q S C Şekil-6.2 6.1.1.2 TAM TOPLAYICI (FULL ADDER) İkinci temel tür toplayıcı derelere tam toplayıcı (full adder) adı verilir. Üç bitlik verilerin toplanması i şlemini gerçekle ştiren devrelerdir. Devrenin toplama i şlemi için üç giri ş, sonucun gösterimi için iki tane çıkı şı vardır. Giri şlerden ikisi toplama i şlemini yapılaca ğı iki veriyi gösterirken di ğer giri ş dü şük de ğerlikli basamaktan olu şan elde giri şi içindir. A şa ğıda bir tam toplayıcının do ğruluk tablosu verilmi ştir; P Q C in C out S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1 Do ğruluk tablosunda ; C in – Bir önceki i şlemden olu şan elde C out – Toplama i şlemi sonrasında olu şan eldeyi göstermektedir Do ğruluk tablosundan çıkı şlara ait Lojik ifadeler ise ; S = C in ? ( P ? Q ) C out = P. Q + Cin . ( P ? Q ) ifadeleri elde edilir. A şa ğıda bir tam toplayıcının lojik diyagramı ve sembolü verilmi ştir; SAYISAL ELEKTRONIK 131 P Q S Şekil-6.3 Şekil-6.4 C in C out FA P Q S C out C in A şa ğıda iki yarım toplayıcı ve harici bir VEYA kapısı kullanılarak elde edilmi ş tam toplayıcı devresi verilmi ştir. HA P Q S C HA P Q S C P Q C in S Cout P Q C in HA HA S Şekil 6.5 Şekil 6.6 Cout 6.1.1.3 PARALEL TOPLAYICILAR (PARALLEL ADDERS) Bir n-bitlik paralel toplayıcı n tane tam toplayıcının birbirine paralel ba ğlanması ile elde edilebilinir. Her bir tam toplayıcının elde çıkı şı (C out ) daha yüksek de ğerli toplayıcının elde giri şine ba ğlanır. Böylece dü şük de ğerlikli basamakların toplamından olu şan elde (C out ) bir sonraki toplamı yapılacak basamaklara etki edebilecektir. SAYISAL ELEKTRONIK 132 6.1.1.3.A İK İ B İT PARALEL TOPLAYICI Böyle bir devre ile iki bitlik verilerin toplama i şlemi gerçekle ştirilir. İki bitlik iki verinin toplanmasını sa ğlamak için iki tam toplayıcıya ihtiyaç vardır. Toplam i şlemini en dü şük de ğerlikli bitlerin toplamı ile ba şlayacaktır. Bu toplam i şleminden olu şan elde (0 veya 1) bir sonraki toplama i şlemine eklenmek zorundadır. İki bitlik P ile Q verilerinin toplanması ile i şlemi açıklayalım; A şa ğıda iki tam toplayıcının paralel ba ğlanması ile elde edilmi ş iki-bit paralel toplayıcı devresi ve sembolü verilmi ştir. En yüksek de ğerlikli bitlerin toplamından olu şan elde toplama sonucunun en yüksek basama ğıdır. ? C out PQC in ? C out PQC in 0 ? 1 ? 2 ? P 0 Q 0 P 1 Q 1 Toplama i şlemine ili şkin genel format P 1 P 0 Q 0 Q 1 + 2 ? 1 ? 0 ? Şekil 6.7 Not: En dü şük de ğerlikli basamakların toplamına hiçbir zaman bir elde giri şi olmadı ğından birinci tam toplayıcının C in giri şi topra ğa (Lojik-0) ba ğlanmı ştır. SAYISAL ELEKTRONIK 133 } } P Q C in 0 ? 1 ? C out ? P0 P1 Q0 Q1 (2) (3) (13) (14) (5) (1) (12) (10) 0 ? 1 ? C out C in Q1 P1 P0 Q0 (a) Lojik Sembol (b) Lojik diyagramı Şekil 6.8 İki bit binary paralel toplayıcı SAYISAL ELEKTRONIK 134 6.1.1.3.A DÖRT- B İT PARALEL TOPLAYICI Şekil 5.10’ da dört-bit paralel toplayıcının blok diyagramı ve sembolü verilmi ştir.Toplama i şlemi için önce en dü şük de ğerlikli bitler en sa ğdaki tam toplayıcı giri şlerine uygulanır. Bütün tam toplayıcıların elde çıkı şları (C out ) bir sonraki toplama i şleminin yapılaca ğı tam toplayıcının elde giri şlerine (C in ) ba ğlanmı ştır. Toplama i şlemine ili şkin genel format + ? C out PQ C in ? C out PQC in 0 ? 1 ? P 0 Q 0 P 1 Q 1 ? C out PQC in ? C out PQC in 2 ? 3 ? 4 ? P 2 Q 2 P 3 Q 3 P 1 P 0 Q 0 Q 1 2 ? 1 ? 0 ? Q 2 P 2 Q 3 P 3 ? 3 ? 4 P Q ? 3 ? 2 ? 1 ? 0 ? C out P 0 P 1 P 2 P 3 Q 0 Q 1 Q 2 Q 3 (a) Blok diagram (b) Lojik sembol Şekil 6.9 Dört-bit paralel toplayıcı Örnek: İki tane 7482 İki-bit paralel toplayıcı kullanarak Dört-bit paralel toplayıcı elde ediniz. SAYISAL ELEKTRONIK 135 Çözüm: İki 7482 kullanarak dört-bit paralel toplayıcının elde edilmesi şekil 5.11’de gösterilmi ştir. Dü şük de ğerlikli iki bit birinci paralel toplayıcı giri şlerinde toplanır. Yüksek de ğerlikli iki bitin toplamı ise ikinci paralel toplayıcıda gerçekle ştirilir. Bu toplamdan olu şan elde toplama i şleminin en yüksek basama ğı olur. 2 ? P Q C in 0 ? 1 ? C out ? P0 P1 Q0 Q1 P Q C in 2 ? 4 ? C out ? P2 P3 Q2 Q3 3 ? 0 Q Q Q Q P P P P 1 2 3 0 1 2 3 0 ? 1 ? 3 ? Şekil 6.10 İki 7482 ile Dört-bit Paralel Toplayıcı + 6.2 KAR ŞILA ŞTIRICILAR( COMPARATORS) Kar şıla ştırma i şlemi giri şindeki sayısal bilgilerden birinin di ğerine göre büyük,küçük veya e şit olma durumlarının belirlenmesidir. En temel kar şıla ştırıcı devreleri Özel-Veya (Xor) kapılarıdır. Bir Özel-Veya kapısının giri şleri farklı iken çıkı ş Lojik-1,giri şleri aynı iken çıkı ş Lojik-0’dır. Şekil 5.12 Özel- Veya kapısı ile temel kar şıla ştırma i şlemini göstermektedir. 0 1 1G i r i şler birbirine e şit de ğil 1 0G i r i şler birbirine e şit 1 0 0G i r i şler birbirine e şit 0 0 1 1G i r i şler birbirine e şit de ğil Şekil 6.12 Temel Kar şıla ştırma i şlemi SAYISAL ELEKTRONIK 136 Özel-Veya kapısı ile giri şlerindeki iki bitlik bilginin e şit olup olmadı ğı görülür. Ancak bir karşıla ştırıcının e şitlik durumu ile birlikte bilginin küçük veya büyük olması durumlarını göstermesi beklenir. Örnek: Bir bitlik A ve B verilerini kar şıla ştıran bu kar şıla ştırma sonunda A>B, A=B, AB)= B . A (A=B)= B A B . A B . A ? = + (AB, A=B, AB A=B AB A=B AB A=B A