Sayısal Elektronik (Counters) Sayıcılar 193 Bu bölümde a şa ğıdaki konular anlatılacaktır Sayıcılarda Mod kavramı Asenkron sayıcılar Asenkron yukarı sayıcı (Up counter) Asenkron a şa ğı sayıcı (Down counter) Asenkron sayıcılarda sıfırlama Senkron sayıcılar (COUNTERS) SAYICILAR BÖLÜM - 8 SAYICILAR BÖLÜM - 9 SAYICILAR 194 G İR İŞ Giri ş darbelerine ba ğlı olarak belirli bir durum dizisini tekrarlayan devrelere sayıcı (counters) adı verilir. Geni ş bir uygulama alanı bulan sayıcı devreleri zamanlama (frekans bölme vb.) ve kontrol ( kodlama, bilgi depolama vb.) devrelerinde kullanılmaktadır. Genel olarak sayıcı devrelerini a şa ğıdaki gibi sınıflandırabiliriz. a- Tetikleme sinyalinin uygulanmasına göre I. Asenkron Sayıcılar II. Senkron Sayıcılar b- Sayma yönüne göre I. Yukarı – İleri Sayıcılar (Up Counters) II. A şa ğı – Geri Sayıcılar (Down Counters) III. Yukarı / A şa ğı Sayıcılar (Up / Down Conters ) c- Elde edilen sayının kodlanmasına göre I. İkilik Sayıcı (Binary Counter) II. BCD Sayıcı (BCD Counter) III. Onluk Sayıcı (Decimal Counter) Bir sayıcının tekrar yapmadan alabildi ği durum sayısına veya sayabildi ği sayı miktarına o sayıcının “ mod” ‘u adı verilir. Örne ğin Mod-13 sayıcı tekrar yapmadan on üç de ği şik durum alabilir. Yani Mod-13 sayıcı 0-12 arası sayıları sayacak ve tekrar 0’a dönecektir. 9.1. ASENKRON SAYICILAR (ASYNCHROUNS COUNTERS) Asenkron sayıcılar dalgacık sayıcılar veya seri sayıcılar olarak adlandırılmaktadır. Bu tip sayıcılarda flip-flop’ların tetikleme sinyali bir önceki flip-flop çıkı şlarından alınır. Bütün flip-flop’ların CP giri şleri (en dü şük de ğerlikli bite ait flip-flop hariç) gelen harici tetikleme sinyali ile de ğil önceki flip-flop çıkı ş de ği şimleri ile tetiklenir. Bu çalı şma özelliklerinden dolayı Asenkron sayıcıların tasarımında kullanılan Flip-Flop tetikleme sinyalinin türü (Yükselen kenar veya Dü şen kenar tetiklemeli) sayıcının çalı şmasında belirleyicidir. Asenkron sayıcılarda kullanılan flip-flop’ların gelen her darbe ile konum de ği ştirmesi (toggle-tümleyen çalı şma) istendi ğinden J-K veya T flip-flop kullanılır. Bu tip sayıcı devrelerinde tetikleme bir önceki flip-flop çıkı şından alınaca ğından devreye her bir flip-flop’un yayılım gecikmesi (propagasyon delay) flip-flop adedi ile çarpılması sonucu elde edilen süre sonrasında en sondaki flip-flop konum de ği ştirecektir. SAYISAL ELEKTRONIK 195 Asenkron sayıcıları; a- Yukarı Sayıcılar (Up Counters) b- A şa ğı Sayıcılar (Down Counters) c- Yukarı / A şa ğı Sayıcılar (Up/Down Counters) olmak üzere sınıflandırabiliriz. 9.1.1 Asenkron Yukarı Sayıcılar (Asynchrouns Up Counters) A şa ğıda Şekil 9.1 Yükselen kenar tetiklemeli J-K Flip-Flop kullanılarak elde edilmi ş iki bitlik (Mod-4) asenkron yukarı sayıcı devresini göstermektedir. Bu devre iki bitlik asenkron yukarı sayıcı olarak’ da adlandırılabilir. J Q Q K SET CLR CP +V cc +V cc +V cc J Q Q K SET CLR +V cc B A CP Q B Q B ’ 0 1 0101 1 t 0 t 1 t 2 t 3 t 4 000 0 1 012301 Q A (a) Lojik Diyagram (b) Çıkı ş dalga şekli CP Q A Q B 0 0 0 1 0 1 2 1 0 3 1 1 4 0 0 (c) Durum tablosu Şekil. 9.1 İki bitlik (Mod-4) Asenkron yukarı sayıcı Sayıcı devresi için yükselen kenar tetiklemeli J-K Flip-Flop kullanılmı ş olup bütün Flip-Flop’lar tümleyen (toggle) olarak çalı ştırılmı ştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum de ği ştirecektir. En dü şük de ğerlikli biti ta şıyan B Flip- Flop’unun Q’ çıkı şı yüksek de ğerlikli biti ta şıyan A Flip-Flop’ una uygulanacak olan tetikleme sinyali görevini görmektedir. En dü şük de ğerlikli biti ta şıyan B Flip-Flop’ u gelen tetikleme sinyalinin ilk yükselen kenarında (t 0 zamanı) konum de ği ştirecek ve SAYISAL ELEKTRONIK 196 Q B çıkı şı ‘1’ olacaktır. B Flip-Flop’ un Q B ’ çıkı şı ‘0’ oldu ğundan A Flip-Flop’ u konum de ği ştirmeyecektir. Tetikleme sinyalinin ikinci yükselen kenarında (t 1 zamanı) Flip- Flop’lar tümleyen (toggle) olarak çalı ştı ğından B Flip-Flop’ u konum de ği ştirecek ve Q B çıkı şı 0 ve Q B ’ çıkı şı 1 olacaktır. Bu durumda A Flip-Flop’ unun tetikleme giri şine bir yükselen kenar uygulandı ğından Q A çıkı şı 1 olacaktır. Gelen tetikleme darbelerine ba ğlı olarak çıkı ş dalga şekilleri çizilirse ( Şekil.8.1.b) ‘deki çıkı ş dalga şekilleri olu şacaktır. Bu çalı şmaya ait tablo olu şturulursa ( Şekil 8.1.c) iki bitlik sayma i şlemi görülecektir. Sayıcıda bulunan her bir Flip-Flop çıkı şlarına ait dalga şekilleri( Şekil 8.1. b) incelenirse Flip-Flopların çıkı şlarındaki sinyalin tetikleme giri şine uygulana sinyalin frekansının yarısı oldu ğu görülmektedir. Örne ğin Şekil 8.1’de gösterilen Mod-4 asenkron sayıcıya 10KHz’lik bir tetikleme sinyali (CP) uygulandı ğında 1.Flip-Flop çıkı şında 5Khz, 2. Flip-Flop çıkı şında 2,5KHz ‘lik bir sinyal edilmi ş olur. Bu özelliklerinden dolayı asenkron sayıcılara dalgacık sayıcılar’ da denmektedir. Genel olarak n tane Flip-Flop’tan olu şmu ş bir Mod-2 n asenkron sayıcıda en dü şük de ğerli biti ta şıyan Flip-Flop giri şlerine uygulanan tetikleme sinyali (CP) en son Flip- Flop çıkı şında 2 n ‘e bölünmü ş haliyle görülecektir. A şa ğıda n tane yükselen kenar tetiklemeli J-K Flip- Flop ’tan olu şmu ş Mod-2 n asenkron yukarı sayıcıya ait prensip şeması verilmi ştir. J Q Q K SET CLR CP +V cc +V cc 0 +V cc J Q Q K SET CLR +V cc 1 +V cc J Q Q K SET CLR +V cc 2 +V cc J Q Q K SE T CLR +V cc n Q n-1 Şekil.9.2. Yükselen kenar tetiklemeli J-K Flip-Flop ile Asenkron yukarı sayıcı prensip şeması Dü şen kenar tetiklemeli Flip-Flop kullanarak asenkron yukarı sayıcı tasarımında en dü şük de ğerlili biti ta şıyan Flip-flop hariç tüm Flip-Flop’ların tetikleme sinyali bir önceki Flip-Flop’un Q çıkı şlarından alınmalıdır.Şekil 8.3. n tane dü şen kenar tetiklemeli J-K Flip-Flop’tan olu şmu ş Mod-2 n asenkron sayıcıyı göstermektedir. SAYISAL ELEKTRONIK 197 J Q Q K SET CL R CP +V cc +V cc 0 +V cc J Q Q K SE T CLR +V cc 1 +V cc J Q Q K SE T CLR +V cc 2 +V cc J Q Q K SET CL R +V cc n Q n-1 Şekil 9.3. Dü şen kenar tetiklemeli J-K Flip-Flop ile asenkron yukarı sayıcı prensip şeması I- Flip-Flop yükselen kenar tetiklemeli ise en dü şük de ğerlikli biti ta şıyan Flip- Flop hariç di ğer bütün Flip-Flop’ların tetikleme sinyali bir önceki Flip- Flop’un Q ç ıkı şından alınır. II- Flip-Flop dü şen kenar tetiklemeli ise en dü şük de ğerlikli biti ta şıyan Flip- Flop hariç di ğer bütün Flip-Flop’ ların tetikleme sinyali bir önceki Flip- Flop’ un Q çıkı şından alınır. Örnek: Mod-16 asenkron yukarı sayıcıyı (up counter) yükselen kenar tetiklemeli J-K Flip- Flop kullanarak tasarlayınız. Çözüm: Mod-16 asenkron yukarı sayıcı 0-15 arasındaki sayıları sayacak ve tekrar 0 sayısına dönecektir. Sayma i şlemi 16 durum(2 n =16) içerdi ğinden sayıcıda kullanaca ğımız Flip- Flop adedi n=4 olacaktır. Sayma i şlemine ait durum tablosu a şa ğıdaki gibi olacaktır. Dec A B C D 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 Not: Asenkron yukarı sayıcı tasarlarken; SAYISAL ELEKTRONIK 198 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 J Q Q K SET CL R CP +V cc +V cc D +V cc J Q Q K SE T CLR +V cc C +V cc J Q Q K SE T CLR +V cc B +V cc J Q Q K SE T CLR +V cc A Q A Q B Q C Q D 9.1.2 Asenkron A şa ğı Sayıcılar(Asynchrouns Down Counters) A şa ğıda Şekil 9.4 yükselen kenar tetiklemeli J-K Flip-Flop kullanılarak elde edilmi ş iki bitlik (Mod-4) asenkron a şa ğı sayıcı devresini göstermektedir. Bu devre iki bitlik asenkron a şa ğı sayıcı (down counters) olarak’ da adlandırılabilir. CP Q B 0 1 0101 1 t 0 t 1 t 2 t 3 t 4 010 0 1 032103 Q A J Q Q K SET CLR CP +V cc +V cc +V cc J Q Q K SET CLR +V cc B A (a) Lojik Diyagram (b) Çıkı ş dalga şekli SAYISAL ELEKTRONIK 199 CP Q A Q B 0 0 0 1 1 1 2 1 0 3 0 1 4 0 0 (c) Durum tablosu Şekil. 9.4 İki bitlik (Mod-4) Asenkron a şa ğı sayıcı Sayıcı devresi için yükselen kenar tetiklemeli J-K Flip-Flop kullanılmı ştır . Bütün Flip- Flop’lar tümleyen (toggle) olarak çalı ştırılmı ştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum de ği ştirecektir. En dü şük de ğerlikli biti ta şıyan B Flip- Flop’unun Q’ çıkı şı yüksek de ğerlikli biti ta şıyan A Flip-Flop’ unun tetikleme sinyali görevini görmektedir. En dü şük de ğerlikli biti ta şıyan B Flip-Flop’ u gelen tetikleme sinyalinin ilk yükselen kenarında (t 0 zamanı) konum de ği ştirecek ve Q B ç ıkı şı ‘1’ olacaktır. Q B çıkı şı ‘1’ oldu ğundan A Flip-Flop’ u konum de ği ştirecek ve Q A çıkı ş ‘1’ olcaktır. Tetikleme sinyalinin ikinci yükselen kenarında (t 1 zamanı) Flip-Flop’lar tümleyen (toggle) olarak çalı ştı ğından B Flip-Flop’ u konum de ği ştirecek ve Q B çıkı şı “0” olacaktır. Bu durumda A Flip-Flop’ unun tetikleme giri şine bir dü şen kenar uygulandı ğından Q A çıkı şı konum de ği ştirmeyecektir. Gelen tetikleme darbelerine ba ğlı olarak çıkı ş dalga şekilleri çizilirse ( Şekil.9.4 b) ‘deki çıkı ş dalga şekilleri olu şacaktır. Bu çalı şmaya ait tablo olu şturulursa ( Şekil 9.4 c) iki bitlik a şa ğı sayma i şlemi görülecektir. A şa ğıda n tane yükselen kenar tetiklemeli J-K Flip- Flop ’tan olu şmu ş Mod-n Asenkron a şa ğı sayıcıya ait prensip şeması verilmi ştir. J Q Q K SET CLR CP +V cc +V cc 0 +V cc J Q Q K SET CLR +V cc 1 +V cc J Q Q K SET CLR +V cc 2 +V cc J Q Q K SE T CLR +V cc n Q n-1 Şekil. 9.5 Yükselen kenar tetiklemeli J-K Flip-Flop ile asenkron a şa ğı sayıcı prensip şeması SAYISAL ELEKTRONIK 200 Dü şen kenar tetiklemeli Flip-Flop kullanarak asenkron a şa ğı sayıcı tasarımında en dü şük de ğerlili biti ta şıyan Flip-flop hariç tüm Flip-Flop’ların tetikleme sinyali bir önceki Flip-Flop’un Q ç ıkı şlarından alınmalıdır. Şekil 8.6 n tane dü şen kenar tetiklemeli J-K Flip-Flop’tan olu şmu ş Mod-2 n asenkron a şa ğı sayıcıyı (down counter) göstermektedir. J Q Q K SET CL R CP +V cc +V cc 0 +V cc J Q Q K SE T CLR +V cc 1 +V cc J Q Q K SE T CLR +V cc 2 +V cc J Q Q K SET CL R +V cc n Q n- 1 Şekil 9.6. Dü şen kenar tetiklemeli J-K Flip-Flop ile asenkron a şa ğı sayıcı prensip şeması I- Flip-Flop yükselen kenar tetiklemeli ise en dü şük de ğerlikli biti ta şıyan Flip- Flop hariç di ğer bütün Flip-Flop’ ların tetikleme sinyali bir önceki Flip- Flop’un Q çıkı şından alınır. II- Flip-Flop dü şen kenar tetiklemeli ise en dü şük de ğerlikli biti ta şıyan Flip- Flop hariç di ğer bütün Flip-Flop’ ların tetikleme sinyali bir önceki Flip- Flop’ un Q’ ç ıkı şından alınır. Örnek: Mod-16 asenkron a şa ğı sayıcıyı(down counter) dü şen kenar tetiklemeli T Flip-Flop kullanarak tasarlayınız. Çözüm: Mod-16 asenkron a şa ğı sayıcı 15-0 arasındaki sayıları sayacak ve tekrar 15 sayısına dönecektir. Sayma i şlemi 16 durum(2 n =16) içerdi ğinden sayıcıda kullanaca ğımız Flip-Flop adedi n=4 olacaktır. Sayma i şlemine ait durum tablosu a şa ğıdaki gibi olacaktır. Not: Asenkron a şa ğı sayıcı tasarlarken; SAYISAL ELEKTRONIK 201 Dec A B C D 15 1 1 1 1 14 1 1 1 0 13 1 1 0 1 12 1 1 0 0 11 1 0 1 1 10 1 0 1 0 9 1 0 0 1 8 1 0 0 0 7 0 1 1 1 6 0 1 1 0 5 0 1 0 1 4 0 1 0 0 3 0 0 1 1 2 0 0 1 0 1 0 0 0 1 0 0 0 0 0 J Q Q K SET CL R CP +V cc +V cc D +V cc J Q Q K SE T CLR +V cc C +V cc J Q Q K SE T CLR +V cc B +V cc J Q Q K SE T CLR +V cc A Q A Q B Q C Q D 9.1.3 Asenkron Sayıcılarda Sıfırlama ve Önkurma Düzenekleri Flip-Floplarda asenkron giri şler diye adlandırılan kurma (SET-PRESET) ve silme (CLR-RESET) adında iki giri ş oldu ğu bir önceki bölümde anlatılmı ştı. Bu giri şler yardımı ile asenkron sayıcının istenilen bir de ğerde sıfırlama veya istenilen bir de ğerden sayma i şlemine ba şlaması (önkurma) i şlemi gerçekle ştirilebilir. Şekil 9.7 Sıfırlama giri şli asenkron yukarı sayıcı gösterilmi ştir. Sıfırlama i şleminde, bütün Flip-Flop’ların sıfırlama (CLR) giri şlerine S 1 ,R 1 ve C 1 elemanlarından olu şan sıfırlama devresi eklenmi ştir.Sıfırlama i şleminin güç verildi ği anda gerçekle ştirilmesi için S 1 anahtarı devrenin çalı şma anahtarı ile e şzamanlı çalı şmalıdır. Kullanılan Flip- Flop’ların sıfırlama (CLR) giri şleri Lojik-1 seviyesinde aktif oldu ğu devreden görülmelidir. Devreye güç verildi ği anda S 1 anahtarının kapatılması ile seri R-C devresi üzerinden akan yüksek şarj akımı R 1 direnci üzerinde +V cc geriliminin SAYISAL ELEKTRONIK 202 görülmesini sa ğlayacaktır. R 1 direnci üzerindeki bu gerilim bütün Flip-Flop’ların sıfırlama (CLR) giri şlerini Lojik-1 seviyesine çekece ğinden tüm Flip-Flop’ların çıkı şları “0” olacaktır. Yani sayıcı sıfırlanacaktır. Bu i şlem C 1 kondansatörünün sarj olmasına kadar devam edecektir. Kondansatörün giri ş gerilimine sarj olması ile devreden akan akım sıfırlanaca ğından R 1 direnci üzerindeki gerilim 0 Volt olacak ve sayma i şlemi ba şlayacaktır. J Q Q K SET CL R CP +V cc +V cc D +V cc J Q Q K SE T CLR +V cc C +V cc J Q Q K SE T CLR +V cc B +V cc J Q Q K SE T CLR +V cc A +V cc R 1 C 1 S 1 Q A Q A Q B Q C Q D Şekil 9.7 Sıfırlamalı Asenkron yukarı sayıcı Kullanılan Flip-Flop’ların sıfırlama giri şlerinin Lojik-0 seviyesinde aktif olması durumunda sıfırlama devresindeki R 1 ve C 1 elamanlarının yer de ği ştirilmesi yeterli olacaktır. Devreye güç verildi ği anda S 1 anahtarının kapatılması ile seri R-C devresi üzerinden akan yüksek şarj akımı R 1 direnci üzerinde +V cc geriliminin görülmesini sa ğlayacaktır. R 1 direncinin di ğer ucu C 1 kondansatörü sarj olana kadar 0 Volt olacaktır. Bu gerilim bütün Flip-Flop’ların sıfırlama (CLR) giri şlerini Lojik-0 seviyesine çekecek ve tüm Flip-Flop’ların çıkı şları “0” olacaktır. Yani sayıcı s ıfırlanacaktır. Bu i şlem C 1 kondansatörünün sarj olmasına kadar devam edecektir. Kondansatörün giri ş gerilimine sarj olması ile bütün Flip-flop’ların silme (CLR) giri şleri Lojik-1’e çekilecek ve sayma i şlemi ba şlayacaktır. SAYISAL ELEKTRONIK 203 J Q Q K SET CLR CP +V cc +V cc D +V cc J Q Q K SET CLR +V cc C +V cc J Q Q K SET CLR +V cc B +V cc J Q Q K SET CLR +V cc A +V cc R 1 C 1 S 1 Q D Q C Q B Q A +V cc +V cc +V cc +V cc Şekil 9.8 Sıfırlamalı Asenkron yukarı sayıcı Sayma i şleminin istenilen bir de ğerden ba şlanaca ğı tür asenkron sayıcılara önkurmalı (presetlemeli) asenkron sayıcılar denir. Bu devrelerde sayıcının ba şlayaca ğı de ğer bulunduktan sonra, kurulması istenilen flip-flop’ların SET giri şleri ile, sıfırlanması istenilen flip-flop’ların CLR giri şleri kısa devre edilerek R-C devresine ba ğlanmalıdır. Devreye güç verilmesi ile birlikte devredeki flip-flop’lar istenilen de ğere kurulacak ve sayıcı bu de ğerden itibaren saymaya devam edecektir. Şekil 8.9 (0010) 2 =2 sayısında saymaya ba şlayan ön kurmalı asenkron sayıcı devresini göstermektedir. J Q Q K SET CLR CP +V cc +V cc D +V cc J Q Q K SET CLR +V cc C +V cc J Q Q K SET CLR +V cc B +V cc +V cc +V cc R 1 C 1 S 1 +V cc J Q Q K SET CLR A +V cc +V cc Şekil 9.9 (0010) 2 sayısından ba şlayan asenkron yukarı sayıcı SAYISAL ELEKTRONIK 204 Sayma i şleminin ba şlayaca ğı de ğeri iste ğe göre ayarlanabilen devrelere çok seçenekli ön kurmalı asenkron yukarı sayıcı denir. Sayma i şleminin ba şlayaca ğı sayının ikilik kar şılı ğı ABCD diye adlandırılan kurma giri şlerine uygulanır. CP J Q Q K SET CLR D +Vcc J Q Q K SET CLR C +Vcc J Q Q K SET CLR B +Vcc J Q Q K SET CLR A +Vcc A B C D PRE Şekil 9.10 Çok seçenekli önkurmalı sayıcı 9.1.4 Asenkron Yukarı/ A şa ğı Sayıcılar(Asynchrouns Up/DownCounters) Asenkron sayıcıların yukarı veya a şa ğı sayma i şlemini tetikleme sinyalinin bir önceki Flip-Flop’un hangi çıkı şından alındı ğına göre belirlendi ği önceki konularda anlatıldı. Şekil 9.11 Dört bitlik (Mod-16) Yukarı/A şa ğı asenkron sayıcı devresini göstermektedir. Up/ Down Kontrol Giri şi J Q Q K SET CLR CP +V cc +V cc D +V cc J Q Q K SET CL R +V cc C +V cc J Q Q K SE T CL R +V cc B +V cc J Q Q K SET CL R +V cc A Şekil.9.11. Dört bitlik (Mod-16) Asenkron yukarı a şa ğı sayıcı SAYISAL ELEKTRONIK 205 Up/Down giri şi ‘1’ yapılırsa Flip-Flop’ lara etkiyen tetikleme sinyali bir önceki Flip- Flop’ un Q’ çıkı şı olaca ğından devre yukarı sayıcı olarak çalı şacaktır. Up/Down giri şi ‘0’ olursa bu durumda tetikleme sinyali bir önceki Flip-Flop’un Q çıkı şından alınaca ğından devre a şa ğı sayıcı olarak çalı şacaktır. 9.1.4 Asenkron Sayıcıların Modlara Göre Belirlenmesi Bir Asenkron sayıcının Mod’u n Flip-Flop adedini göstermek üzere 2 n ifadesinden bulunabilir. E ğer bir asenkron sayıcı dört Flip-Flop’ tan olu şmu şsa bu sayıcı Mod-16 asenkron sayıcıdır. Yani 0 ila 15 arası sayma i şlemini gerçekle ştirebilir. Bu durumda Mod-2 n sayıcının tasarımı n bitlik Asenkron sayıcıya ait devre çizilerek gerçekle ştirilebir. Ancak sayma i şleminin Mod-2 n dı şında bir de ğer(Mod-10,Mod-13 gibi) olması durumunda Mod-2 n sayıcı devresine bir sıfırlama kapısı eklenmesi gerekmektedir. Bu yönteme Modlara göre sıfırlama yöntemi adı verilir. Bu yöntemle yapılacak tasarımda; I- Sayma i şlemine ait tablo olu şturulur. II- Tablonun en altına sıfırlamanın yapılaca ğı sayı yazılır. III- Sayıcıda kullanılacak Flip-Flop adedi ve türü belirlenir. IV- n sayıcıda kullanılacak Flip-Flop adedini göstermek üzere Mod-2 n sayıcıya ait prensip şeması çizilir. V- Sıfırlama kapısı bütün Flip-Flop’ların Clear (Reset) giri şlerine uygulanarak sıfırlama i şlemi gerçekle ştirilir. Örnek: Mod-10 Asenkron yukarı sayıcıyı yükselen kenar tetiklemeli J-K Flip-Flop kullanarak tasarlayınız. Çözüm: Mod-10 sayıcı sayma i şlemini 0 ila 9 arasındaki sayılar için gerçekle ştirir. Sayma i şlemine ait tabloyu olu şturalım SAYISAL ELEKTRONIK 206 Sayma i şleminden görüldü ğü gibi böyle bir sayıcıyı elde edebilmek için dört tane Flip- Flop kullanmak zorundayız. Dört bitlik bir sayıcı ile 0-15 arası (2 4 =16) sayan bir sayıcı elde ederiz. Fakat tasarımı istenen sayıcının sayma i şlemini 0-9 arasında gerçekle ştirmesi ve 10 sayısına geçmeden sıfırlamanın gerçekle şmesi isteniyor. J Q Q K SET CLR CP +V cc +V cc D +V cc J Q Q K SET CLR +V cc C +V cc J Q Q K SET CLR +V cc B +V cc J Q Q K SET CLR +V cc A ? K 1 Sıfırlama kapısı Şekil.9.12. Mod-10 Asenkron sayıcı Yukarıdaki devrede sayıcı 0-9’a kadar sayacak, 10 sayısını gördü ğü zaman sıfırlama kapısını her iki giri şi Lojik-1 seviyesine çekilece ğinden çıkı ş ‘1’ olacak ve bu çıkı ş bütün sıfırlama (CLR) giri şlerine uygulandı ğından sayıcı tekrar ‘0’ sayısına dönecektir. CP Q A Q B Q C Q D 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 Sıfırlama i şleminin yapılaca ğı sayı (1010) 2 =10 SAYISAL ELEKTRONIK 207 9.2 SENKRON SAYICILAR (SYNCHROUNS COUNTERS) Senkron sayıcılar e şzamanlı veya paralel sayıcılar olarak adlandırılırlar. Tetikleme sinyalinin bütün Flip-Flop’ların CP giri şlerine uygulanması açından Asenkron sayıcılardan farklılık gösterir. Ortak darbe dalgacık sayıcıda oldu ğu gibi sırasıyla Flip-Flop’ ları s ırasıyla tetiklemek yerine bütün Flip-Flop’ları aynı anda tetikler. Bir Flip-Flop’un konum de ği ştirmesi o sırada Flip-Flop giri şlerinde belirlenir. Senkron sayıcılar çalı şma hızı açısından asenkron sayıcılara üstünlü ğü vardır.Her bir durum için ulanılan sıralı devre elemanının yayılım gecikmesi (propagasyon delay) süresi kadar gecikmesi vardır. Ancak tasarımda kullanılan devre elemanları asenkron sayıcılara göre fazladır. 9.2.1 İki Bitlik Senkron Yukarı Sayıcı ( Synchrouns Up Counter) A şa ğıda Şekil 9.7 de iki bitlik senkron sayıcıya ait Lojik şemayı ve çıkı ş dalga şekillerini göstermektedir. Sayıcı devresinin ba şlangıç anında her iki çıkı şının ‘0’ oldu ğu kabul edilerek devre çalı şması açıklanmı ştır. J Q Q K SET CLR CP +V cc J Q Q K SET CLR BA CP Q B 01 0101 1 0 00 0 1 Q A t 0 t 1 t 2 t 3 t 4 012301 (a) Lojik Diyagram (b) Dalga şekilleri Şekil 9.7 İki Bit Senkron Yukarı Sayıcı Gelen ilk tetikleme darbesi ile tümleyen (toggle) çalı şan B Flip-Flop’ u tetiklenir ve Q B çıkı şı ‘1’ olur. A Flip-Flop’u aynı tetikleme sinyali uygulanaca ğından ve J-K giri şlerine ‘0’ uygulandı ğından Q A çıkı şı ‘0’ olur. Bu tetikleme anında sayıcı çıkı şları Q A = 0 ve Q B =1 olur. İkinci tetikleme sinyalin ile J-K giri şlerinde ‘1’ olan B Flip-Flop’u tetiklenir Q B çıkı şı ‘0’ olur. A Flip-Flop’unun giri şlerinde ‘1’ oldu ğundan A flip-Flop’ u konum de ği ştirir ve Q A çıkı şı ‘1’ olur. Bu tetikleme anında sayıcı çıkı şları Q A = 1 ve Q B =0 olur. Üçüncü tetikleme sinyali ile B Flip-Flop’u konum de ği ştirir Q B =1, A Flip-Flop’u giri şlerinde ‘0’ oldu ğundan konum de ği ştirmez ve Q A =1 olur. Bu tetikleme anında sayıcı çıkı şları Q A =1 ve Q B =1 olur. SAYISAL ELEKTRONIK 208 Dördüncü tetikleme sinyalinde her iki Flip-Flop giri şlerinde ‘1’ oldu ğundan her iki Flip-Flop konum de ği ştirerek ba şlangıç de ğerlerine Q A =0 ve Q B =0 döner. 8.2.2 Senkron Sayıcıların Tasarımı Çalı şma programı verilen bir Senkron sayıncın tasarımında a şa ğıdaki i şlem sıraları izlenmelidir; I- Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir II- Sayma i şlemine ili şkin çalı şma tablosu olu şturulur. III- Flip-Flop geçi ş(uyarma) tabloları kullanılarak her bir Flip-Flop için geçi şlere ait gerekli giri ş de ğerleri bulunur. IV- Her bir Flip-flop için bulunan giri ş de ğerleri Karnough haritalama yöntemi ile sadele ştirilir. V- İndirgenmi ş e şitliklerden Senkron sayıcı devresi çizilir. Örnek: Mod-7 Senkron sayıcıyı J-K Flip-Flop kullanarak tasarlayınız. Çözüm: I. Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir. Mod-7 senkron sayıcı sayma i şlemini 0 ila 6 arasındaki sayılar için gerçekle ştirir. Sayma i şlemindeki en büyük sayı olan 6 sayısını kaç bitle ifade ediyorsak o kadar Flip-Flop kullanmak zorundayız. (6) = (110) 2 oldu ğuna göre tasarımda üç tane Flip-Flop kullanmak zorundayız. İstenilen tür soruda J-K olarak belirlenmi ştir. II. Sayma i şlemine ili şkin çalı şma tablosunu olu şturalım. III. Çalı şma tablosu bize sayıcının mevcut durumunu ve gelen tetikleme sinyali ile geçmesi gereken sonraki durumu göstermelidir. Not: Senkron sayıcıların tasarımında kullanılan Flip-Flop’ların tetikleme türü tasarım için belirleyici bir özellik de ğildir SAYISAL ELEKTRONIK 209 Mevcut Durum Sonraki Durum CP A B C A B C J A K A J B K B J C K C 0 0 0 0 0 0 1 0 x 0 x 1 x 1 0 0 1 0 1 0 0 x 1 x x 1 2 0 1 0 0 1 1 0 x x 0 1 x 3 0 1 1 1 0 0 1 x x 1 x 1 4 1 0 0 1 0 1 x 0 0 x 1 x 5 1 0 1 1 1 0 x 0 1 x x 1 6 1 1 0 0 0 0 x 1 x 1 0 x IV. Her bir Flip-Flop için çalı şma tablosundan elde edilen geçi şler Karnough haritasına yerle ştirilir. Ve her bir giri şe ait indirgenmi ş e şitlik elde edilir. J B = C A 0 1 00 01 11 10 B.C x 1x x 1 x A 0 1 00 01 11 10 B.C x11 x 1 x x x K C = +V CC A 0 1 00 01 11 10 B.C 1 x x x J A = B.C A 0 1 00 01 11 10 B.C 1 x x 1xx 1 B + A = JC x A 0 1 00 01 11 10 B.C xxx x x 1 K A =B.C A 0 1 00 01 11 10 B.C x 1 x x x x 1 K B = A+C SAYISAL ELEKTRONIK 210 V. Senkron sayıcının çizimi ile devre tasarımı tamamlanır. J Q Q K SET CLR CP +V cc J Q Q K SET CLR CB J Q Q K SE T CL R A SAYISAL ELEKTRONIK 211 SORULAR 1. Mod-8 Asenkron yukarı sayıcıyı yükselen kenar tetiklemeli T flip-flop kullanarak tasarlayınız. 2. Mod-11 Asenkron yukarı sayıcıyı yükselen kenar tetiklemeli J-K flip-flop kullanarak tasarlayınız. 3. Mod-13 Asenkron a şa ğı yukarı sayıcıyı yükselen kenar tetiklemeli J-K filp-flop kullanarak tasarlayınız. 4. Mod-16 Asenkron a şa ğı sayıcıyı dü şen kenar tetiklemeli T flip-flop kullanarak tasarlayınız. 5. Asenkron sayıcılar ile senkron sayıcılar arasındaki farklar nelerdir. 6. Mod-9 Senkron yukarı sayıcıyı J-K flip-flop kullanarak tasarlayınız. 7. Mod-11 Senkron a şa ğı sayıcıyı D flip-flop kullanarak tasarlayınız. 8. Mod-13 Senkron yukarı sayıcıyı T filip-flop kullanarak tasarlayınız. 9. 0-4-3-9-2-1-7-0 durumlarını gerçekle ştiren senkron sıralı devreyi tasarlayınız. 10. 9-11-6-5-1-0-7-7 durumlarını gerçekle ştiren senkron sıralı devreyi tasarlayınız. 11. 0-1-3-7-15-14-12-8-0 durumlarını gerçekle ştiren devreyi D filp-flop kullanarak tasarlayınız. 12. Bir kav şaktaki trafik lambalarının a şa ğıda i ştenilen sıra ve sürelerde yanması isteniyor; 4s Kırmızı 6s Kırmızı-Sarı 5sn Ye şil a) Gerekli tetikleme sinyali devresini tasarlayınız. b) Gerekili sıralı devreyi tasarlayınız. SAYISAL ELEKTRONIK SAYISAL ELEKTRONIK