Sayısal Elektronik Karnough Haritaları 110 KARNOUGH HARITALARI Boolean fonksiyonlarını teoremler,kurallar ve özde şlikler yardımı ile indirgeyebilece ğimizi bir önceki bölümde gördük. Ancak yapılan bu sadele ştirme i şleminde birbirini izleyen her adım için farklı bir i şlem yapma gereklili ği indirgemenin tam olarak yapılamamasına ve indirgemede hata yapma olasılı ğını arttırmaktadır. Karnough haritalama yöntemi Boolean fonksiyonlarının indirgenmesinde basit ve dolaysız bir yöntem sa ğlar. Harita karelerden olu şan bir şemadır. Her bir kare bir minterimi gösterir. Bir Boolean fonksiyonunu do ğruluk tablosundan minterimlerin VEYA ’lanması (çarpımların toplamı) olarak ifade edildi ği için haritada fonksiyonun minimum terimleri içerdi ği karelerle çevrili bir alanlarla tanımlanabilir. Tasarımcı bu alanlarda uygun bile şkeler alarak en sade ifadeyi elde edebilir.Karnough haritalama yöntemi en fazla altı de ği şkenli ifadelerin sadele ştirilmesinde kullanılmaktadır. Daha fazla de ği şken içeren fonksiyonların indirgenmesi için “Tablo” yöntemi kullanılmaktadır. Karnough haritasındaki kare sayısı giri ş de ği şken sayısı n ise 2 n olarak bulunabilir. Örneğin giri ş de ği şkeni 2 ise olu şturulacak Karnough haritasındaki kare sayısı 2 2 =4 olarak bulunabilir. Karnough haritalarında dü şey do ğrultudaki hücrelere sütün, yatay do ğrultudaki hücrelere satır adı verilir. 5.1. İK İ , ÜÇ VE DÖRT DE ĞİŞKENL İ D İYAGRAMLAR İki giri ş de ği şkeni için dört minterim yazılabilir, dolayısı ile haritada her minterime kar şılık gelen bir kare olmak üzere dört kare vardır. Şekil 5.1 iki giriş de ği şkeni için olu şturulmu ş Karnough haritasını göstermektedir. A B 0 1 01 A B 0 1 01 m 0 m 1 m 3 m 2 B . A B . A B . A B . A ( a ) ( b ) Şekil 5.1 İki de ği şkenli Karnough haritası BÖLÜM - 5 KARNOUGH HARITALARI 111 Şekil 5.1 İki de ği şkenli Karnough haritası Kareler ve kar şılık gelen de ği şkenler (b)’de gösterilmi ştir. Her satır ve sütündaki “1” ve “0” lar de ği şkenlerin alabilece ği durumları göstermektedir. Her bir satır ve sütünün bile şiminden elde edilen ikilik ifade de ği şkenlerin bulundukları kareye ait durumunu göstermektedir. B . A A B 1 0 B . A B . A B . A ad B . A A=0,B=1 durumuna kar şılık gelen kare A A BB 0 1 Şekil 5.2 A=0,B=1 durumuna kar şılık gelen karenin gösterimi Karnough haritalarının indirgemedeki yararını anlamak için birbiriyle biti şik iki kareyi incelemekte yarar vardır. Haritada biti şik her iki kareye ait minimum terim incelenirse de ği şkenin “0” oldu ğu kare de ği şkenin de ğilini,”1” oldu ğu kare ise de ği şkeni tanımlamaktadır. E ğer biti şik iki kareye ait minterimlere VEYA i şlemi uygulanırsa elde edilen ifade. m 1 +m 3 = B . A + B .A = ) A + A .(B = B olacaktır. Biti şik iki kare VEYA’lanırsa ifade tek terime indirgenir. İlerleyen bölümlerde biti şik kareler kom şu olarak adlandırılacaktır. Üç giri ş de ği şkeni için sekiz (2 3 =8) minterim yazılabilir, dolayısı ile harita sekiz kareden olu şmaktadır. Şekil 5.1 iki giriş de ği şkeni için olu şturulmu ş Karnough haritasını göstermektedir. A 0 1 00 01 11 10 m 0 m 1 m 3 m 2 m 7 m 4 m 6 m 5 A 0 1 00 01 11 10 C . B . A C . B . A C . B . A C . B . A C . B . A C . B . A C . B . A C . B . A B.C B.C (a) (b) Şekil 5.4 Üç de ği şkenli Karnough haritası Minterimlerin yazılım sırasına dikkat edilirse, biti şik her bir satır veya sütün ‘da de ği şkenin alabilece ği de ğer “1” den “0” a yada “0” dan “1” geçer. Bu ise iki biti şik karenin birbiri ile kom şu olmasını sa ğlar. SAYISAL ELEKTRONIK 112 B.C 0 1 00 01 11 10 C . B . A C . B . A C . B . A C . B . A C . B . A C . B . A C . B . A C . B . A Bu iki sıra arasında C=0’dan C=1 geçmi ş. B de ği şkenin durumunda de ği şim yok A Şekil 5.5 Dört giri ş de ği şkeni için olu şturulan Karnough haritası Şekil 5.6 ‘ da verilmi ştir. Dört giri ş de ği şkeni haritanın on altı kareden (2 4 =16) olu şmasını sa ğlar. Şekil 5.6 (a) 16 minterim ve yerle şimini gösterilirken, (b)’de ise minterimler Boolean ifadesi şeklinde haritaya yeniden yazılmı ştır. m 6 A.B C.D 00 01 10 00 01 10 11 11 m 0 m 1 m 3 m 2 m 4 m 5 m 7 m 8 m 9 m 11 m 10 m 12 m 13 m 16 m 15 A.B C.D 00 01 10 00 01 10 11 11 D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A (a) (b) Şekil 5.6 Dört de ği şkenli Karnough haritası Karelerin hangi minterime kar şılık geldi ğini de ği şkenlerin satır ve sütuna ait ikilik ifadesinin onluk kar şılı ğı yazılarak bulunabilir. A.B C.D 00 01 10 00 01 10 11 11 m 0 m 1 m 3 m 2 m 4 m 5 m 7 m 8 m 9 m 11 m 10 m 12 m 13 m 16 m 15 . m 6 A=0,B=1 C=1,D=0 (0110) 2 = 6 m 6 yazılmalıdır Şekil 5.7 Karnough haritasında minterimlerin yerle şimi SAYISAL ELEKTRONIK 113 Karnough haritalarında her bir karenin Boolean ifadesi ve minimum terim cinsinden anlamı bulunduktan sonra do ğruluk tablosundan veya bir lojik ifadeden bilgilerin haritaya aktarılması gerekmektedir. Do ğruluk tablosunda çıkı ş ifadesi tercih edilen indirgeme şekline göre “1” veya “0” oldu ğu durumlar Karnough haritasında uygun karelere yazılır. 5.2 KARNOUGH HAR İTALARINA YERLEŞİM Verilen bir Lojik ifadeden veya do ğruluk tablosundan bilginin haritaya aktarımı için: a) Lojik ifade veya do ğruluk tablosundaki giri ş de ği şken sayısı bulunmalıdır. b) Karnough haritası giri ş de ği şken sayısına uygun olacak şekilde hazırlanır. c) E şitlik Karnough haritasına aktarılır. I. Lojik ifadeden Karnough haritasına bilgileri aktarırken, ifadeyi olu şturan minterimler bulunur. Minterimlere ait karelere ‘1’ di ğer karelere ‘0’ yazılır. II. Do ğruluk tablosundan bilgileri Karnough haritasına aktarırken, çıkı ş ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılır. Örnek: A şa ğıda verilen lojik ifadeyi Karnough haritalarına aktarınız. B . A + A = Q Çözüm: I. Adım: Lojik ifadede bulunun giri ş de ği şken sayısı bulunur. B . A + A = Q ifadesi A ve B de ği şkenlerinden olu ştu ğundan giri ş de ği şken sayısı ikidir. II.Adım: Giri ş de ği şken sayısı iki (n=2) ise Karnough haritası dört (2 n =4) kareden olu şmalıdır. A şa ğıda iki de ği şkenli Karnough haritası gösterilmi ştir. SAYISAL ELEKTRONIK 114 B . A A B 1 0 0 1 III.Adım: Lojik ifadenin her bir teriminin hangi minimum terime kar şılık geldi ği bulunur. Minterime ait kareye “1”, di ğer karelere “0” yazılır. B . A + A = Q ifadesinin hangi minterimlerden olu ştu ğunu bulmak için ifadeyi olu şturan terimlerde eksik de ği şken varsa bu de ği şken ilgili terime eklenerek ifadenin basitle ştirilmemi ş haline ula şılır. B . A + A = Q ifadesi bir de ği şkenli bir terim ( A ) ve iki de ği şkenli bir terimden (A.B) oluşmu ştur. İlk terim A’de, di ğer B de ği şkeni bulunmamaktadır.Bu de ği şkeni bu terime eklemek için ; B . A + B . A = ) B + B .( A = A dönü şümü yapılır. Bu dönü şüm fonksiyona eklenirse ifade B . A + B . A + B . A = Q sonucunu elde ederiz.Bu durunda fonksiyon B . A + B . A + B . A = Q = m 0 + m 1 + m 3 olacaktır. Minterimlere ait karelere ‘1’, di ğer karelere ‘0’ yazarak yerle ştirme i şlemi tamamlanmı ş olur. B . A A B 1 0 0 1 11 1 0 SAYISAL ELEKTRONIK 115 Örnek: A şa ğıda verilen do ğruluk tablosundaki bilgileri Karnough haritasına aktarınız. Giri şler Çıkı ş A B C Q 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 Çözüm: Çıkı ş ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılarak akt arma i şlemi tamamlanmı ş olur. A B C Q 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 A 0 1 00 01 11 10 B.C 11 1 1 0 0 0 0 C . B . A C . B . A C . B . A C . B . A SAYISAL ELEKTRONIK 116 5.3 KARNOUGH HAR İTALARI YARDIMI İLE LOJ İK İFADELER İN SADELE ŞT İR İLMES İ Karnough haritaları yardımı ile yapılan sadele ştirme i şlemi indirgenmi ş ifadenin formuna göre çarpımların toplamı veya toplamların çarpımı olmak üzere iki ayrı şekilde olabilir. Aksi belirtilmedikç yapılan indirgeler çarpımların toplamı formunda kabul edilecektir. 5.3.1 ÇARPIMLARIN TOPLAMI İLE SADELE ŞT İRME Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken I. Do ğruluk tablosundan alınan de ğerler Karnough haritasına aktarılır. II. Karnough haritasında “1” olan kareler uygun bile şkelere alınır. a) Bile şke olu ştururken içinde “1” olan karelerin sayısı 2 n kadar olmalıdır. b) Bir kare birden fazla bile şke içinde bulunabilir. c) Karelerin bile şke olu şturabilmeleri için birbirlerine kom şu olmaları gerekmektedir. d) Kar şılıklı kö şe ve kenarlardaki kareler birbirlerine kom şu kare sayılırlar. III - Bile şke sonuçları VEYA’lanır ve indirgenmi ş e şitlik elde edilir. a) Bile şke içinde durum de ği ştiren degi ştiren de ği şkenler varsa ( 1’den 0’a veya 0’dan 1’e) bu de ği şkenler dikkate alınmaz. b) Bile şke içindeki karelerinde durum de ği ştirmeyen de ği şkenler varsa indirgemede bu de ği şkenler dikkate alınır. E ğer durum de ği ştirmeye de ği şkenler Lojik-0 ise de ği şkenlerin de ğili, Lojik-1 ise de ği şkenlerin kendisi yazılır. SAYISAL ELEKTRONIK 117 Örnek: A şa ğıdaki Boolean fonksiyonun çapımların toplamı formunda sadele ştiriniz. Q(A,B,C,D)= ?(0,1,2,3,4,5,6,7,13,15) Çözüm: Verilen Boolean fonksiyonundaki minterimler haritada ‘1’ ile temsil edilen yeleri göstermektedir. Fonksiyonu çarpımların toplamı formunda indirgemek için verilen minterimler haritada uygun yerlere yazılır. Haritada ‘1’ olan kareler uygun bile şkelere alınarak indirgenmi ş e şitlik çarpımların toplamı formunda yazılır. 1 1 11 1 1 11 A.B C.D 00 01 10 00 01 10 11 11 B . A D . A D . B 1 1 D . B + D . A + B . A =Q olacaktır. 5.3.2.Toplamların Çarpımı ile Sadele ştirme Lojik ifadeleri Karnough haritaları yardımı çarpımların toplamı formunda sadele ştirme yapmak için a şa ğıdaki i şlem sırası takip edilir: I. Do ğruluk tablosundan alınan de ğerler Karnough haritasına aktarılır. II. Karnough haritasında “0” olan kareler uygun bile şkelere alınır. III. Bile şke sonuçları VEYA’lanır ve indirgenmi ş e şitlik elde edilir. SAYISAL ELEKTRONIK 118 a) Bile şke içinde durum de ği ştiren de ği şkenler varsa ( 1’den 0’a veya 0’dan 1’e) bu de ği şkenler dikkate alınmaz. b) Bile şke içindeki karelerde durum de ği ştirmeyen de ği şkenler varsa indirgemede bu de ği şkenler dikkate alınır.e ğer durun de ği ştirmeyen de ği şkenler Lojik-0 ise de ği şkenin de ğili, Lojik-1 ise de ği şkenin kendisi yazılır. VI - Elde edilen bu ifade gerçek fonksiyonun de ğilidir. İfadenin bir kez daha de ğili alınarak gerçek fonksiyon toplamların çarpımı formuna dönü ştürülür. Örnek: A şa ğıdaki Boolean fonksiyonunu toplamların çarpımı şeklinde sadele ştirin. Q(A,B,C,D)= ?(0,2,4,6,9,11,12,14) Çözüm: Verilen Boolean fonksiyonundaki minterimler haritada ‘1’ ile temsil edilen yeleri göstermektedir.Fonksiyonda bulunmayan minterimler haritada ‘0’ olan ve bu nedenle Q fonksiyonunun tümleyenini göstermektedir. Fonksiyonu toplamların çarpımı şeklinde sadele ştirmek için , fonksiyonun ‘0’ oldu ğu durumlar Karnough haritasında uygun karelere yazılır. Haritadaki ’0’ olan karelerin bile şkelerinden elde edilen indirgenmi ş ifade Q fonksiyonun de ğildir. 00 0 00 0 0 00 A.B C.D 00 01 10 00 01 10 11 11 0 0 0 B . A D . A D . A SAYISAL ELEKTRONIK 119 İndirgenmi ş ifadeye DeMorgan teoremlerini uygulayıp sadele şen fonksiyon toplamların çarpımı şeklinde olacaktır. ) D + A ).( B + A ).( D + A ( = Q = Q D . A + B . A + D . A = Q 5.4.LOJ İK İFADEN İN VE-DEĞİL VEYA VEYA-DEĞİL LOJ İK D İYAGRAMLARINA DÖNÜ ŞTÜRÜLMES İ Sayısal tasarımcılar tasarladıkları devrelerde ço ğu zaman VE-De ğil yada VEYA-De ğil kapılarını, VE yada VEYA kapılarından daha fazla kullanırlar. Bunun nedenleri VE- De ğil,VEYA-De ğil kapılarının üretiminin daha kolay olması ve bütün sayısal mantık ailelerinde kullanılan temel kapılar olmasıdır.VE,VEYA ve DEĞİL kapıları ile verilen Boolean fonksiyonlarını e şde ğer VE-De ğil ve VEYA-De ğil mantık şemalarına dönü ştürmek gerekir. A şa ğıda Tablo 5.1 DeMorgan teoremleri temel dönü şümleri göstermektedir. VEYA VE-De ğil VE VEYA-De ğil B + A ) B . A( B . A ) B + A( B + A ) B . A( B . A ) B + A( B + A ) B . A( B . A ) B + A( B + A ) B . A( B . A ) B + A( Tablo 5.1 Şekil 5.8 Mantık kapılarının VE-De ğil ve VEYA-De ğil kar şılıklarını göstermektedir. Bu kar şılıklar tasarımlarda, kapıların VE-De ğil ve VEYA-De ğil e şde ğerinin çiziminde kullanılabilinir. 5.4.1. VE-DE ĞİL LOJ İK D İYAGRAMLAR Karnough haritaları ile elde edilien sadele ştirlmi ş e şitliklerin VE-De ğil (NAND) lojik diyagramlarına dönü ştürülmesi için: I. Karnough haritası çarpımların toplamı formunda sadele ştirilir. II. Elde edilen sadele şmi ş e şitlikte terimler birden fazla de ği şkenli VE ifadelerinden olu şuyorsa her bir terimin VE-De ğil e şde ğeri yazılır. III. VE-De ğile dönü ştürülmü ş terimler de ği ştirilmeden terimler arasındaki VEYA ifadeleri fonksiyonun de ğili alınarak VE ifadelerine dönü ştürülür. IV. İfadenin bir daha de ğili alınarak gerçek fonksiyona ula şılır. SAYISAL ELEKTRONIK 120 Kapı Adı Sembolü VE-De ğil E şde ğeri VEYA-De ğil E şde ğeri DE ĞİL(NOT) Kapısı VE (AND) Kapısı VEYA-De ğil(NOR) Kapısı VEYA (OR) Kapısı A.B VE-De ğil(NAND) Kapısı A.B Şekil 5.8 Mantık kapılarının VE-De ğil ve VEYA-De ğil Kar şılıkları SAYISAL ELEKTRONIK 121 Örnek: A şa ğıda verilen lojik fonksiyonu VE-De ğil kapılarını kullanarak gerçekle ştirin Q(A,B,C)= ?(1,2,3,4,5,7) Çözüm: Fonksiyon çarpımların toplamı formunda sadele ştirilir. A 0 1 00 01 11 10 B.C 111 11 1 C = Q1 B . A = Q2 B . A = Q1 Sadele şmi ş fonksiyon şu şekilde olacaktır: B . A + B . A + C =Q İfadenin bir kez de ğili alınırsa ifade içersindeki bütün VEYA i şlemleri VE i şlemine, VE i şlemleri ise VE-De ğil i şlemine dönü şecektir, ) B . A ( . ) B . A ( ). C ( = Q B . A + B . A + C = Q ifadenin birkez daha de ğili alınarak fonksiyon VE-De ğil olarak ifade edilebilir. ) B . A ( . ) B . A ( ). C ( = Q =Q B . A + B . A + C = Q A C B (a)Devrenin çarpımların toplamı formunda gösterimi SAYISAL ELEKTRONIK 122 A B C ) B . A ( . ) B . A ( ). C ( = Q = Q (b) İki giri şli VE-De ğil kapıları ile devre uygulaması ) B . A ( . ) B . A ( ). C ( = Q = Q A B C (c) İki ve üç giri şli VE-De ğil kapıları ile devre uygulaması 5.4.1. VEYA-DE ĞİL LOJ İK D İYAGRAMLAR Karnough haritaları ile elde edilen sadele ştirilmi ş e şitliklerin VEYA-De ğil (NOR) lojik diyagramlarına dönü ştürülmesi için: I. Karnough haritası toplamların çarpımı formunda sadele ştirilir. II. Elde edilen sadele şmi ş e şitlikte terimler birden fazla de ği şkenli VE ifadelerinden olu şuyorsa her bir terimin VE-De ğil e şde ğeri yazılır. III. VE-De ğile dönü ştürülmü ş terimler de ği ştirilmeden terimler arasındaki VEYA ifadeleri fonksiyonun birkez de ğil alınarak VE ifadelerine dönü ştürülür. IV. İfadenin birkez de ğili alınarak gerçek fonksiyona ula şılır. SAYISAL ELEKTRONIK 123 Örnek: A şa ğıda verilen lojik fonksiyonu VE-De ğil kapılarını kullanarak gerçekle ştirin Q(A,B,C)= ?(0,1,2,4,6,7) Çözüm: Fonksiyon toplamların çarpımı formunda sadele ştirilir. A 0 1 00 01 11 10 B.C 00 0 00 0 C = Q1 B . A = Q2 B . A = Q3 Elde edilen ifade gerçek fonksiyonun de ğilidir. B . A + B . A + C = Q İfade içindeki VE’li terimlerin VEYA-De ğil kar şılıları yazılır. ) B + A ( + ) B + A ( + C = Q ) B + A ( = B . A ) B + A ( = B . A olacaktır. İfadenin birkez daha de ğili alınarak fonksiyon VEYA-de ğil olarak ifade edilebilir. ) B + A ( + ) B + A ( + C = Q =Q A B C ) B + A ( + ) B + A ( + C = Q SAYISAL ELEKTRONIK 124 (a) İki giri şli VEYA-De ğil kapıları ile devre uygulaması A B C ) B + A ( + ) B + A ( + C = Q (b) İki ve üç giri şli VEYA-De ğil kapıları ile devre uygulaması 5.5. D İKKATE ALINMAYAN (DON’T CARE) DURUMLAR Bir do ğruluk tablosunda giri ş de ği şkenlerinin durumlarına ba ğlı olarak çıkı ş de ği şkeninin aldı ğı durumlar (1 veya 0) devreye ait fonksiyon için önemlidir. Karnough haritası yardımı ile lojik ifade elde edilirken genellikle çıkı ş ifadesinin ‘1’ oldu ğu durumlar uygun bile şkelere alınır.Haritadaki di ğer durumlarda fonksiyon çıkı ş ifadesinin ‘0’ oldu ğu kabul edilir. Bu kabullenme her zaman do ğru de ğildir. Örne ğin dört bitle ifade edilen BCD kodu 0-9 arasındaki rakamlar için ifade edilir. Geri kalan altı durum hiç kullanılmayacaktır. Bu durumların hiçbir zaman olmayaca ğı varsayılarak fonksiyonun daha ileri düzeyde sadele şmesi için bu durumları önemli dikkate alınmayan(don’t care) durumlar olarak tanımlayabiliriz Dikkate alınmayan durumları Karnough haritası üzerinde ‘1’ olarak göstermek giriş de ği şkenlerinin aldı ğı bu durumda fonksiyonun daima ‘1’ olaca ğı anlamına gelirki bu do ğru de ğildir.Aynı şekilde ‘0’ yazmakta fonksiyonun daima ‘0’ oldu ğu anlamına gelecektir. Dikkate alınmaz durumlar Karnough haritasında X ile gösterilecektir. Dikkate alınmaz durumlar e ğer sadele ştirme için uygun bile şkeler olu şmasını sa ğlıyorsa ‘1’, sadele ştirme i şleminde i şe yaramıyorsa ‘0’ kabul etmek, fonksiyonu en basit haline indirgemede kullanı şlıdır.Önemli olan hangi durumun en basit ifadeyi verdi ğidir. Bununla beraber dikkate alınmaz durumlar hiç kullanılmayabilir. Burada yapılacak şeçim hangisinin indirgemeye fayda sa ğladı ğıdır. Örnek: A şa ğıda verilen Boolean fonksiyonlarını sadele ştiriniz. Q(A,B,C,D)= ?(1,5,9,11,13) dikkate alınmaz durumlar ise SAYISAL ELEKTRONIK 125 d(A,B,C,D)= ?(0,2,8,15) Çözüm: Burada Q fonksiyonun ‘1’ yapan minterimleri,d ise dikkate alınmaz durumlara ait minterimleri vermektedir. Terimleri Karnough haritasın aktararak sadele ştirme i şlemini yapalım. X X X 1 1 1 1 1 X D . A = F1 D . C = F 2 00 A.B C.D 01 10 00 01 10 11 11 Sadele ştirme i şleminde bile şkeler olu şturulabilecek en fazla kareden olu şmu ştur. Dikkate alınmaz durumların tümünü veya bir kısmın dahil etmek zorunlulu ğu yoktur. Sadece herhangibir sadele ştirme i şleminde yararlı olanlar kullanılmı ştır. Yapılan sadele ştirme i şleminde m 15 2ci minterime ait dikkate alınmaz durum kullanılmı ş di ğer durumlar kullanılmamı ştır. Sadele ştirilmi ş ifade D . C + D . A = Q olacaktır. Dikkat edilirse e ğer dikkate alımaz durumu indirgemede kullanmamı ş olsaydık D . B . A = F1 olacaktır. X X X 1 1 1 1 A.B C.D 00 01 10 00 01 10 11 11 1 X D . C = F 2 C . B . A = F1 SAYISAL ELEKTRONIK 126 5.6. SAYISAL DEVRE TASARIMI Sayısal devre tasarımında dikkat edilmesi gereken nokta, tasarım istenen devrenin çalı şmasının anla şılmasıdır. Devrenin çalı şması,yani giri şlerin durumuna ba ğlı olarak çıkı şın ne olması gerekti ğinin belirlenmesi gerekmektedir. Bu durumlara ba ğlı olarak do ğruluk tablosu hazırlanır. Do ğruluk tablosundan elde edilen bu de ğerler Karnough haritaları yardımı ile sadele ştirildikten sonra devre çizilerek tasarım tamamlanır. Örnek: Bir sayısal devrenin çalı şması dört anahtarla kontrol edilecektir.E ğer anahtarlardan sadece herhangi ikisi kapalı ise devre çıkı şının ‘1’,di ğer bütün durumlarda devre çıkı şının ‘0’ olması istenmektedir. Gerekli devreyi tasarlayınız. Çözüm: Devre tasarlanırken yapılacak ilk i şlem devrenin kaç giri ş de ği şkenine sahip oldu ğunun bulunmasıdır. Sayısal devrenin çalı şması dört anahtarla kontrol edilmek isteniyorsa giri ş de ği şken sayısı dört tane olmak zorundadır.Bu deği şkenleri A,B,C ve D harfleri ile gösterelim. Bu üç anahtar devrenin çalı şmasını kontrol edilecektir.Gerekli ko şul sa ğlandı ğı zaman devre çıkı şının ‘1’,geri kalan di ğer bütün durumlarda devre çıkı şının ‘0’ olması istenmektedir. Bu durumda çıkı ş ifadesi bir de ği şkenle tanımlanmalıdır. Devre çıkı şını Q harfi ile gösterelim. Bu durumda devreye ait do ğruluk tablosu a şa ğıdaki gibi olacaktır. Do ğruluk tablosundan alınan de ğerler Karnough haritasına aktarılarak sadele ştirme i şlemi yapılır. 1 1 A.B C.D 00 01 10 00 01 10 11 11 1 1 1 1 D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A D . C . B . A A B C D Q 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 SAYISAL ELEKTRONIK 127 Lojik ifade: D . C . B . A + D . C . B . A + D . C . B . A + D . C . B . A + D . C . B . A + D . C . B . A =Q Q=m 3 +m 5 +m 6 +m 9 +m 11 +m 12 olacaktır.en son adım olarak devre çizilerek tasarım tamamlanır. A B C D SAYISAL ELEKTRONIK