Sayısal Elektronik Lojik Laboratuvarı Deney Föyü 1.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 1.2 Deneyin Amacı Temel kapı işlemlerinin ve bu gerçekleştirilmesi. 1.3 Ön Bilgiler Bilindiği gibi sayısal (dijital) elektronik sistemler temel mantık kurallarına uygun çalı sistemlerdir. Bu tür sistemlerde gerek giri 1) ve bu tür sayı sistemlerine ikili (binary) sayı sistemi denir. En basitinden en karma bütün mantık devrelerinde bu sayı sistemi kullanılır. Temel olarak üç lojik kapı mevcuttur. Bunlar VEYA (OR), VE (AND), DE kombinasyonlarından diğer kapı türevleri elde edilebilir. Bunlar; NOT-AND NAND NOT-OR NOR EX-OR EX-NOR Bu deney çalışmasında yukarıda belirtilen temel lojik kapılar diyot ve transistörlerle kurulan çeşitli devrelerle oluşturulacaktır. Bilindi bir uygulama alanına sahiptir. Genel olarak bir transistör üç tür ça • Kesim durumu (Cut-off) • Aktif durumu • Doyum durumu (Saturation) Transistörlerin kullanıldığı diğ transistörün kesim ve doyum çalı akımı sıfır olduğunda, o transistör doyum durumuna geçer. Kesimde olan bir transistörde kolektör-emiter arası açık devre, doyumda olan bir transistörde ise kısa devre gibi davranır. Bu çalışma durumuna transistörün anahtarlama (swit 1.3.4 VEYA kapısı VEYA (OR) kapı devresinin sembolü ve do görülmektedir. Bu doğruluk tablosunu sa oluşturulabilir. Bu deneyde bunla 1 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı lemlerinin ve bu işlemleri gerçekleştiren kapı devrelerinin incelenmesi ve i gibi sayısal (dijital) elektronik sistemler temel mantık kurallarına uygun çalı sistemlerdir. Bu tür sistemlerde gerek giriş, gerekse çıkış iki farklı duruma sahip olabilir (0 veya 1) ve bu tür sayı sistemlerine ikili (binary) sayı sistemi denir. En basitinden en karma bütün mantık devrelerinde bu sayı sistemi kullanılır. Temel olarak üç lojik kapı mevcuttur. Bunlar VEYA (OR), VE (AND), DEĞD L (NOT, INVERTER) kapılarıdır. Bu temel kapıların er kapı türevleri elde edilebilir. (VE-DEĞD L kapısı) (VEYA-DEĞD L kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı) masında yukarıda belirtilen temel lojik kapılar diyot ve transistörlerle kurulan turulacaktır. Bilindiği gibi, transistörler yükselteç (amplifier) olarak geni bir uygulama alanına sahiptir. Genel olarak bir transistör üç tür çalışma durumuna sahiptir. Doyum durumu (Saturation) ğı diğer önemli bir alan ise sayısal elektroniktir. Bu tür uygulamalarda transistörün kesim ve doyum çalışma durumlarından yararlanılır. Bir transistörün baz (base) unda, o transistör doyum durumuna geçer. Kesimde olan bir transistörde emiter arası açık devre, doyumda olan bir transistörde ise kısa devre gibi davranır. Bu ma durumuna transistörün anahtarlama (switching) çalışma durumu denir. VEYA (OR) kapı devresinin sembolü ve doğruluk tablosu (truth table) Şekil 1.1 ve Tablo ruluk tablosunu sağlayacak birçok değişik VEYA kapı devresi turulabilir. Bu deneyde bunlara iki farklı örnek verilecek ve incelenecektir. masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma tiren kapı devrelerinin incelenmesi ve i gibi sayısal (dijital) elektronik sistemler temel mantık kurallarına uygun çalışan lı duruma sahip olabilir (0 veya 1) ve bu tür sayı sistemlerine ikili (binary) sayı sistemi denir. En basitinden en karmaşığına kadar bütün mantık devrelerinde bu sayı sistemi kullanılır. Temel olarak üç lojik kapı mevcuttur. L (NOT, INVERTER) kapılarıdır. Bu temel kapıların masında yukarıda belirtilen temel lojik kapılar diyot ve transistörlerle kurulan i gibi, transistörler yükselteç (amplifier) olarak geniş ma durumuna sahiptir. er önemli bir alan ise sayısal elektroniktir. Bu tür uygulamalarda transistörün baz (base) unda, o transistör doyum durumuna geçer. Kesimde olan bir transistörde emiter arası açık devre, doyumda olan bir transistörde ise kısa devre gibi davranır. Bu ma durumu denir. Şekil 1.1 ve Tablo 1.1’de şik VEYA kapı devresi ra iki farklı örnek verilecek ve incelenecektir. DENEY - 1 - TEMEL KAPI DEVRELERI Şekil 1.1 Veya kapısı sembolü 1.3.4.1 Diyot ile VEYA kapı devresi Şekil 1.2’de diyotlarla gerçekle iki girişe de lojik 0 uygulandığ kesim durumundadır. Çünkü diyotun iletime geçebilmesi için do Bu durum ise Şekil 2.3’de görüldü (V AK ) anot katottan daha pozitif olmak için 0.2 V’dan büyük olması gerekir. Giri her ikisi de kesim durumunda oldu Girişlerin en az bir tanesine lojik 1 uygulandı girişteki lojik 1 seviyesi F çıkı gerilim düşümü (silikon için) olacaktır. Sonuç olarak giri lojik 0, girişlerden herhangi biri veya her ikisi de lojik 1 oldu geçmektedir. Şekil 1.2 Diyot ile VEYA kapı devresi 1.3.4.2 Transistör ile VEYA kapı devresi Şekil 1.4’te transistörlerden olu devrede girişlerden her ikisi de lojik 0 oldu 2 Tablo 1.1 Veya kapısı do Veya kapısı sembolü 1.3.4.1 Diyot ile VEYA kapı devresi 1.2’de diyotlarla gerçekleştirilen iki girişli bir VEYA kapısı görülmektedir. Bu devrede her e de lojik 0 uygulandığında (pozitif lojiğe göre 0 volt) D A ve D B diyotlarının her ikisi de kesim durumundadır. Çünkü diyotun iletime geçebilmesi için doğru yönde polarlanması gerekir. ekil 2.3’de görüldüğü gibi diyotun anot ile katot arasındaki potansiyel farkın ) anot katottan daha pozitif olmak şartı ile, silikon diyot için 0.6 V’dan germanyum diyot için 0.2 V’dan büyük olması gerekir. Girişlerin her ikisine de ‘0’ V uygulandı her ikisi de kesim durumunda olduğundan VEYA kapı devresi çıkışı F lojik 0 de lerin en az bir tanesine lojik 1 uygulandığında (+5V) ilgili diyot doğ teki lojik 1 seviyesi F çıkış noktasına aktarılır. Bu arada iletimdeki diyot üzerinde 0.6 V ümü (silikon için) olacaktır. Sonuç olarak girişlerin hepsi lojik 0 oldu lerden herhangi biri veya her ikisi de lojik 1 olduğunda F çıkı Diyot ile VEYA kapı devresi Şekil 1.3 1.3.4.2 Transistör ile VEYA kapı devresi 1.4’te transistörlerden oluşan iki girişe sahip bir VEYA kapı devresi görülmektedir. Bu lerden her ikisi de lojik 0 olduğunda T A ve T B transistörleri kesim durumundadır. GD RDŞ LER A B 0 0 0 1 1 0 1 1 Veya kapısı doğruluk tablosu li bir VEYA kapısı görülmektedir. Bu devrede her diyotlarının her ikisi de ru yönde polarlanması gerekir. t arasındaki potansiyel farkın artı ile, silikon diyot için 0.6 V’dan germanyum diyot lerin her ikisine de ‘0’ V uygulandığında, diyotların ı F lojik 0 değerine sahiptir. ında (+5V) ilgili diyot doğru yönde polarlanarak noktasına aktarılır. Bu arada iletimdeki diyot üzerinde 0.6 V lerin hepsi lojik 0 olduğunda F çıkışı unda F çıkışı lojik 1 durumuna 1.3 V AK e sahip bir VEYA kapı devresi görülmektedir. Bu transistörleri kesim durumundadır. LER ÇIKIŞ F 0 1 1 1 DENEY - 1 - TEMEL KAPI DEVRELERI Bunun anlamı, her iki transistörün de kesim durumunda olmalarından dolayı R direnci üzerinden herhangi bir akım geçmeyecek ve F çıkı tanesi lojik 1 olduğunda ilgili transistör iletime (transistörün doyum durumu) geçer. Bu durumda I akımı R direnci üzerinden devresini tamamlayarak F çıkı neden olur. Bu F çıkışı lojik 1 de 1.3.5 VE Kapısı VE (AND) kapı devresinin sembolü ve görülmektedir. Bu kapının çıkı ‘0’dır. VEYA kapısında olduğu gibi VE kapısının Şekil 1.5 3 Bunun anlamı, her iki transistörün de kesim durumunda olmalarından dolayı R direnci üzerinden herhangi bir akım geçmeyecek ve F çıkışı lojik 0 durumunda kalacaktır. unda ilgili transistör iletime (transistörün doyum durumu) geçer. Bu durumda I akımı R direnci üzerinden devresini tamamlayarak F çıkışı üzerinde bir gerilim dü ı lojik 1 değerinde olduğu anlamına gelir. Şekil 1.4 Transistörlü VEYA kapısı VE (AND) kapı devresinin sembolü ve doğruluk tablosu Şekil 1.5 ve Tablo görülmektedir. Bu kapının çıkışı, her iki girişinin de ‘1’olduğu durumda ‘1’, di ‘0’dır. VEYA kapısında olduğu gibi VE kapısının yapımı için de iki örnek verilecektir. Tablo 1.2 VE kapısı do 1.5 VE kapısı GD RDŞ LER A 0 0 1 1 Bunun anlamı, her iki transistörün de kesim durumunda olmalarından dolayı R direnci üzerinden ı lojik 0 durumunda kalacaktır. Girişlerden en az bir unda ilgili transistör iletime (transistörün doyum durumu) geçer. Bu durumda ı üzerinde bir gerilim düşümüne ekil 1.5 ve Tablo 1.2’de u durumda ‘1’, diğer durumlarda yapımı için de iki örnek verilecektir. VE kapısı doğruluk tablosu DŞ LER ÇIKIŞ B F 0 0 1 0 0 0 1 1 DENEY - 1 - TEMEL KAPI DEVRELERI 1.3.5.1 Diyot ile VE kapı devresi Diyotlu VE kapısı Şekil 1.6’da görülmektedir. Bu devrede her iki giri D B diyotlarının her ikisi de do görülecektir. Bu potansiyel farkı diyot üzerinde dü değerlendirilir. Girişlerden bir tanesi lojik 0, di değişmeyecektir. Çünkü bu durumda diyotlardan biri iletimde, di durumundaki diyotun girişi lojik 0 oldu bağlandığı için lojik 0 seviyede olacaktır. Bu devrede her iki diyotlar ters yönde polarlanmış Bu çıkış ise lojik 1 olarak değerlendirilmektedir. 1.3.5.2 Transistör ile VE kapı devresi Şekil 1.7’deki devrede ise transistörle gerçekle devrede girişlerden her ikisi de lojik 0 oldu olacaktır. Bunun sonucunda C iletime geçirecektir. Sonuç olarak F çıkı Girişlerin her ikisi de lojik 1 seviyesinde oldu durumunda olacak ve C 1 noktası kesim durumuna geçecek ve F çıkı 4 1.3.5.1 Diyot ile VE kapı devresi 1.6’da görülmektedir. Bu devrede her iki girişte lojik 0 oldu diyotlarının her ikisi de doğru yönde polarlanacağından dolayı F çıkı görülecektir. Bu potansiyel farkı diyot üzerinde düşen V AK gerilimidir ve lojik 0 olarak lerden bir tanesi lojik 0, diğeri lojik 1 seviyesinde old meyecektir. Çünkü bu durumda diyotlardan biri iletimde, diğer ise kesimdedir. şi lojik 0 olduğundan dolayı F çıkışı bu diyot seviyesinde ı için lojik 0 seviyede olacaktır. Bu devrede her iki giriş lojik 1 seviyesinde oldu diyotlar ters yönde polarlanmış olacak ve besleme gerilimi (+V CC ) F çıkışı üzerinde görülecektir. ğerlendirilmektedir. Şekil 1.6 Diyotlu VE kapısı 1.3.5.2 Transistör ile VE kapı devresi 1.7’deki devrede ise transistörle gerçekleştirilen bir VE kapı devresi görülmektedir. Bu lerden her ikisi de lojik 0 olduğunda T A ve T B transistörleri kesim durumunda olacaktır. Bunun sonucunda C 1 noktasında V CC gerilimi görülecek ve bu gerilim T iletime geçirecektir. Sonuç olarak F çıkışı lojik 0 durumuna gelecektir. lerin her ikisi de lojik 1 seviyesinde olduğunda, T A ve T B transistörlerinin her ikisi de iletim noktası şaseye bağlanmış olacaktır. Bu durumda ise T kesim durumuna geçecek ve F çıkışı lojik 1 seviyesine gelecektir. te lojik 0 olduğunda D A ve ından dolayı F çıkışında sadece 0.6V gerilimidir ve lojik 0 olarak eri lojik 1 seviyesinde olduğunda durum ğer ise kesimdedir. D letim ı bu diyot seviyesinde şaseye lojik 1 seviyesinde olduğunda, ) F çıkışı üzerinde görülecektir. tirilen bir VE kapı devresi görülmektedir. Bu transistörleri kesim durumunda gerilim T F transistörünü transistörlerinin her ikisi de iletim olacaktır. Bu durumda ise T F transistörü DENEY - 1 - TEMEL KAPI DEVRELERI 1.3.6 Değil Kapısı Değil (NOT) kapısının sembolü ve do kapı ile uygulanan lojik sinyal terslenmektedir Şekil 1.8 Değil kapısı Girişine uygulanan lojik 0 iş aktarmaktadır. Şekil 1.9’da ise DE görülmektedir. Bu devrede giri 5 Şekil 1.7 Transistörlü VE kapısı olü ve doğruluk tablosu Şekil 1.8 ve Tablo 1.3’de kapı ile uygulanan lojik sinyal terslenmektedir. Tablo 1.3 Değil kapısı do ğil kapısı ine uygulanan lojik 0 işaretini çıkışa lojik 1, lojik 1 işaretini ise lojik 0 olara 1.9’da ise DEĞD L kapısının transistörle gerçekle görülmektedir. Bu devrede girişe lojik 0 uygulandığında transistör kesimde ve F çıkı GD RDŞ A 0 1 1.3’de görülmektedir. Bu ğil kapısı doğruluk tablosu aretini ise lojik 0 olarak çıkışa L kapısının transistörle gerçekleştirilmiş devresi ında transistör kesimde ve F çıkışında V CC ÇIKIŞ F 1 0 DENEY - 1 - TEMEL KAPI DEVRELERI gerilimi görülecektir. Bu ise lojik 1 o iletime geçerek F çıkış noktası ş 1.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • Cadet Masterlab deney seti • 1 adet AVO metre • 2 adet 1N400X Diyot • 4 adet LED Diyot • 3 adet BC237 Transistör • 2 adet 33K ohm Direnç • 1 adet 270 ohm Direnç • 4 adet 1K ohm Direnç • 3 adet 10K ohm Direnç • 1 adet 56K ohm Direnç • 1 adet 100K ohm Direnç • Bağlantı Kabloları 1.5 Deney Çalışması 1. Şekil 1.2 ve 1.4’deki VEYA kapı devrelerini kurarak, do 2. Şekil 1.6 ve 1.7’deki VE kapı devrelerini kurarak, do 3. Şekil 1.9’daki DEĞD L kapı devresini kurarak, do 1.6 Deney D le D lgili Sorular 1. Temel kapı devreleri ve doğ kapı devrelerini çiziniz, doğruluk tablolarını çıkararak çalı 2. Entegre devre teknolojileri hakkında bilgi veriniz. 3. Elektronikte kullanılan pasif ve aktif elemanlar hakkında bilgi veriniz. 6 gerilimi görülecektir. Bu ise lojik 1 olarak değerlendirilir. Girişe lojik 1 verildi noktası şaseye bağlanmış olur ve F çıkışında lojik 0 seviyesi görülür. Şekil 1.9 Transistörlü Değil kapısı 1.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları Cadet Masterlab deney seti 1 adet AVO metre 2 adet 1N400X Diyot 4 adet LED Diyot et BC237 Transistör 2 adet 33K ohm Direnç 1.4’deki VEYA kapı devrelerini kurarak, doğruluk tablolarını çıkartınız. 1.6 ve 1.7’deki VE kapı devrelerini kurarak, doğruluk tablolarını çıkartınız. L kapı devresini kurarak, doğruluk tablosunu çıkarınız. Temel kapı devreleri ve doğruluk tablolarını kullanarak NAND, NOR, EXOR ve EXNO ğruluk tablolarını çıkararak çalışmalarını anlatınız. Entegre devre teknolojileri hakkında bilgi veriniz. Elektronikte kullanılan pasif ve aktif elemanlar hakkında bilgi veriniz. e lojik 1 verildiğinde ise transistör ında lojik 0 seviyesi görülür. ruluk tablolarını çıkartınız. ruluk tablolarını çıkartınız. nız. ruluk tablolarını kullanarak NAND, NOR, EXOR ve EXNOR malarını anlatınız. DENEY - 1 - TEMEL KAPI DEVRELERI 2.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 2.2 Deneyin Amacı Tümleşik devre olarak üretilmi gerçekleştirilmesi. 2.3 Ön Bilgiler Bu deneyde lojik ifadelerin, lojik kapı entegre devreleri kullanılarak gerçekle incelenecektir. Bunun için ilk olarak verilen lojik ifadenin sadele olarak, sadeleştirilen lojik ifade, entegre kapı devreleri kullanılarak gerçekle olarak da girişlere, lojik 0 ve lojik 1 uygulanarak gerçekle sağlayıp sağlamadığı test edilecektir. Örnek olarak; aşağıdaki ifadeler üzerinde gerekli sadele ediniz. a) ) B + A ( A = F b) ) A + A ( B = F c) ) C + C A + AC = F d) D + C + B + A = F e) C ) B + A ( = F Not: 1 = A + A olduğundan F 2.3.1 Boolean fonksiyonlarının basitle Boolean fonksiyonları, cebirsel yer de için çeşitli güçlüklerle karşılaş Diyagram yöntemi önce Veitch (1952) tarafından öne sürülmü Daha sonra Karnough tarafından geli Yöntemi” denilmektedir. Bu yöntem en fazla dört değiş değişkenli fonksiyonlar için tablo yöntemi kullanılmaktadır. 7 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı ik devre olarak üretilmiş kapı devreleri kullanarak; indirgenmi Bu deneyde lojik ifadelerin, lojik kapı entegre devreleri kullanılarak gerçekle incelenecektir. Bunun için ilk olarak verilen lojik ifadenin sadeleşmesi gerekme tirilen lojik ifade, entegre kapı devreleri kullanılarak gerçekle lere, lojik 0 ve lojik 1 uygulanarak gerçekleştirilen devrenin lojik fonksiyonu ı test edilecektir. ıdaki ifadeler üzerinde gerekli sadeleştirmeleri yaparak sonuç ifadeleri elde B = B ) A + A ( = F olur. 2.3.1 Boolean fonksiyonlarının basitleştirilmesi Boolean fonksiyonları, cebirsel yer değiştirmelerle basitleştirildiğinde özel kurallar gerektirdi şılaşılmaktadır. Diyagram yöntemi, bu güçlükleri ortadan kaldırmı Diyagram yöntemi önce Veitch (1952) tarafından öne sürülmüştür. Daha sonra Karnough tarafından geliştirilmiştir. Bu sebeple bu yönteme “Karnough Diyagramı ğişkenli fonksiyonlar için kullanışlı olmaktadır. Be kenli fonksiyonlar için tablo yöntemi kullanılmaktadır. masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma devreleri kullanarak; indirgenmiş fonksiyonların Bu deneyde lojik ifadelerin, lojik kapı entegre devreleri kullanılarak gerçekleştirilmesi mesi gerekmektedir. D kinci tirilen lojik ifade, entegre kapı devreleri kullanılarak gerçekleştirilecektir. Son tirilen devrenin lojik fonksiyonu tirmeleri yaparak sonuç ifadeleri elde inde özel kurallar gerektirdiği u güçlükleri ortadan kaldırmıştır. tir. Bu sebeple bu yönteme “Karnough Diyagramı lı olmaktadır. Beş ve daha fazla DENEY - 2 - LOJIK FONKSIYONLARIN GERÇEKLESTIRILMESI 2.3.1.1 D ki değişkenli karnough diyagramı Dört tane minterm’i vardır, X ve Y gibi iki giri Tablo 2.3.1.2 Üç değişkenli karnough diyagramı Bu sistemde sekiz minterm vardır. Dolayısı ile diyagram karelidir. Buradaki satır ve sütun sıralaması ikili sayı sıralaması gibi olmayıp, Gray Kod’u biçimindedir. Tablo 2.3.1.3 Dört değişkenli karnough diyagramı Dört değişkenli karnough diyagramı a değişken için on altı minterm vardır. Buradaki satır ve sütun sırlaması ikili sayı sıralaması gib 8 kenli karnough diyagramı Dört tane minterm’i vardır, X ve Y gibi iki giriş değişkenine sahiptir. Tablo 2.1 D ki değişkenli karnough diyagramı kenli karnough diyagramı Bu sistemde sekiz minterm vardır. Dolayısı ile diyagram karelidir. Buradaki satır ve sütun sıralaması ikili sayı sıralaması gibi olmayıp, Gray Kod’u biçimindedir. Tablo 2.2 Üç değişkenli karnoguh diyagramı kenli karnough diyagramı kenli karnough diyagramı aşağıdaki şekilde görülmektedir. Dört adet ikili (binary) ken için on altı minterm vardır. Buradaki satır ve sütun sırlaması ikili sayı sıralaması gibi olmayıp, Gray Kodu biçimindedir. Bu sistemde sekiz minterm vardır. Dolayısı ile diyagram karelidir. Buradaki satır ve sütun ekilde görülmektedir. Dört adet ikili (binary) i olmayıp, Gray Kodu biçimindedir. DENEY - 2 - LOJIK FONKSIYONLARIN GERÇEKLESTIRILMESI Tablo 2.3.1.4 D steğe bağlı durumlar D steğe bağlı durumlar tümüyle tamamlanmamı olarak alınabilen şartlardır. Aşa ? xy + yz x + z y x = ) 7 , 3 , 1 ( = F Boolean fonksiyonu aşağıdaki iste ? y x + z y x + z y x = ) 5 , 2 , 0 ( = d Tablo 2.4 D ste Burada isteğe bağlı durumlardan basitleştirilmiş ifade F=z olarak elde edilmi 2.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • Cadet Masterlab deney seti • 1 adet avometre • 1 adet 74LS00 • 1 adet 74LS02 • 1 adet 74LS04 • 1 adet 74LS08 • 1 adet 74LS32 • 1 adet 270 ohm direnç • Bağlantı kabloları 9 Tablo 2.3 Dört değişkenli karnough diyagramı lı durumlar lı durumlar tümüyle tamamlanmamış fonksiyonlara ilişkin olup, sıfır (0) veya bir (1) artlardır. Aşağıda bu duruma ilişkin bir örnek verilmiştir. xy ıdaki isteğe bağlı şartlar altında basitleştiriniz. z y D steğe bağlı durumlar için örnek karnough haritası lı durumlardan bir tanesi 1 ve iki tanesi 0 olarak alınmı ifade F=z olarak elde edilmiştir. 2.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları Cadet Masterlab deney seti kin olup, sıfır (0) veya bir (1) ştir. lı durumlar için örnek karnough haritası bir tanesi 1 ve iki tanesi 0 olarak alınmıştır. F için DENEY - 2 - LOJIK FONKSIYONLARIN GERÇEKLESTIRILMESI 2.5 Deney Çalışması 1. Aşağıdaki Boolean fonksiyonları için çarpımların toplamı biçimindeki basitle elde ediniz ve elde ettiğimiz ifadeyi a) ( ) ? ) 7 , 6 , 3 , 2 , 1 ( = z , y , x F b) ? 14 , 13 , 12 , 3 , 2 ( = ) z , y , x , w ( F 2. NOT, AND ve OR fonksiyonlarını NAND kapılarıyla gerçekle 3. NOT, AND ve OR fonksiyonlarını NOR kapılarıyla gerçekle 4. C B + ) CD + B ( A = F fonksiyonunu NAND kapılarıyla gerçekle 5. C B + ) CD + B ( A = F fonksiyonunu NOR kapılarıyla gerçekle 2.6 Deney D le D lgili Sorular 1. ( ) AC D BC A F + + = fonksiyonunu sadece NAND kapıları kullanarak gerçekle 2. ( ) AC D BC A F + + = fonksiyonunu sadece NOR kapıları kullanarak gerçekle 3. C A AD F + = fonksiyonunu Boolean cebri fonksiyonları yardımıyla çarpım ifadeleri olarak elde ediniz. Elde edilen fonksiyonu sadece NAND kapı devreleri kullanarak gerçekle 4. C B A + D C B A + D C B A = F fonksiyonu sadece NAND kapı devreleriyle gerçekle 2.7 Katalog Bilgileri 1. 74LS00 Katalog bilgisi 10 ıdaki Boolean fonksiyonları için çarpımların toplamı biçimindeki basitle imiz ifadeyi gerekli elemanları kullanarak gerçekleş ) 15 , 14 , NOT, AND ve OR fonksiyonlarını NAND kapılarıyla gerçekleştiriniz. NOT, AND ve OR fonksiyonlarını NOR kapılarıyla gerçekleştiriniz. fonksiyonunu NAND kapılarıyla gerçekleştiriniz. fonksiyonunu NOR kapılarıyla gerçekleştiriniz. fonksiyonunu sadece NAND kapıları kullanarak gerçekle fonksiyonunu sadece NOR kapıları kullanarak gerçekle fonksiyonunu Boolean cebri fonksiyonları yardımıyla çarpım ifadeleri olarak elde ediniz. Elde edilen fonksiyonu sadece NAND kapı devreleri kullanarak gerçekle D C fonksiyonunu Karnough kullanarak indirgeyiniz ve elde edilen fonksiyonu sadece NAND kapı devreleriyle gerçekleştiriniz. 1. 74LS00 Katalog bilgisi 2. 74LS02 Katalog bilgisi ıdaki Boolean fonksiyonları için çarpımların toplamı biçimindeki basitleştirilmiş ifadeleri gerekli elemanları kullanarak gerçekleştiriniz. tiriniz. fonksiyonunu sadece NAND kapıları kullanarak gerçekleştiriniz. fonksiyonunu sadece NOR kapıları kullanarak gerçekleştiriniz. fonksiyonunu Boolean cebri fonksiyonları yardımıyla çarpım ifadeleri olarak elde ediniz. Elde edilen fonksiyonu sadece NAND kapı devreleri kullanarak gerçekleştiriniz. fonksiyonunu Karnough kullanarak indirgeyiniz ve elde edilen 2. 74LS02 Katalog bilgisi DENEY - 2 - LOJIK FONKSIYONLARIN GERÇEKLESTIRILMESI 3. 74LS04 Katalog bilgisi 11 3. 74LS04 Katalog bilgisi 4. 74LS08 Katalog bilgisi 5. 74LS32 Katalog bilgisi 4. 74LS08 Katalog bilgisi DENEY - 2 - LOJIK FONKSIYONLARIN GERÇEKLESTIRILMESI 3.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 3.2 Deneyin Amacı MSI lojik elemanları yardımıyla ÇIKARICI devrelerin gerçekleş 3.3 Ön Bilgiler 3.3.1 Toplayıcılar Sayısal bilgisayarların gerçekle işlemlerdir. En temel aritmetik i işlemi dört farklı işlemden oluş 0+0=0, 0+1=1, 1+0=1, 1+1=10 D lk üç işlemde toplamın boyutu bir bit olmasına ra binary bilgiler her ikisinin de 1 olması durumunda i iki bittir. Bu durumda elde edilen sonucun en a D ki bit bilginin toplamını gerçekle 3.1) , üç bit bilginin (en ağ gerçekleştiren devreye de tam toplayıcı ( full adder), Şekil 3.1 Yarım toplayıcı devresi Şekil 3.2’den de görüldüğü gibi bir tam toplayıcı, iki yarım toplayıcı ve bir OR kapısından oluşmaktadır. Tablo 3.2’de tam toplayıcı iki adet bir bitlik bilginin toplanmasını gerçekleştirmektedir. Eğer toplanacak bilgiler bir bitten büyük olursa, bit sayısı kadar tam toplayıcı paralel olarak kullanılacaktır. çıkışı kendinden sonra gelen tam toplayıcının (kendinden daha a elde girişine uygulanır. Şekil 3.3’de 4 bitlik bir paralel toplayıcı 12 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı MSI lojik elemanları yardımıyla kombinasyonel lojik devrelerden TOPLAYICI ve ÇIKARICI devrelerin gerçekleştirilerek çalışmasının incelenmesi. Sayısal bilgisayarların gerçekleştirebildikleri birçok bilgi işleme şekillerinden birisi de aritmetik lemlerdir. En temel aritmetik işlem, tek bitlik iki binary sayının toplanmasıdır. Bu basit toplama lemden oluşur. 0+0=0, 0+1=1, 1+0=1, 1+1=10 lemde toplamın boyutu bir bit olmasına rağmen, dördüncü işlemde toplayan ve toplanan binary bilgiler her ikisinin de 1 olması durumunda işlem sonucunda elde edilen toplamın boyutu iki bittir. Bu durumda elde edilen sonucun en ağırlıklı biti ‘elde’ (carry) olarak adlandırılır. oplamını gerçekleştiren kombinasyonel devrelere yarı toplayıcı (half adder, 3.1) , üç bit bilginin (en ağırlıklı iki bit ve bir önceki devreden gelen elde toplamını tiren devreye de tam toplayıcı ( full adder), Şekil 3.2 ) denir. Tablo 3.1 Yarım toplayıcı do Yarım toplayıcı devresi gibi bir tam toplayıcı, iki yarım toplayıcı ve bir OR kapısından 3.2’de tam toplayıcı iki adet bir bitlik bilginin toplanmasını er toplanacak bilgiler bir bitten büyük olursa, bit sayısı kadar tam el olarak kullanılacaktır. Şekil 2.3’den de görüldüğü gibi her tam toplayıcının elde ı kendinden sonra gelen tam toplayıcının (kendinden daha ağırlıklı olan iki tam toplayıcı) ekil 3.3’de 4 bitlik bir paralel toplayıcı şematik olarak gösterilmi GD RDŞ LER ÇIKI A B TOPLAM 0 0 0 0 1 1 1 0 1 1 1 1 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma kombinasyonel lojik devrelerden TOPLAYICI ve ekillerinden birisi de aritmetik lem, tek bitlik iki binary sayının toplanmasıdır. Bu basit toplama lemde toplayan ve toplanan lem sonucunda elde edilen toplamın boyutu ırlıklı biti ‘elde’ (carry) olarak adlandırılır. tiren kombinasyonel devrelere yarı toplayıcı (half adder, Şekil ırlıklı iki bit ve bir önceki devreden gelen elde toplamını Yarım toplayıcı doğruluk tablosu gibi bir tam toplayıcı, iki yarım toplayıcı ve bir OR kapısından 3.2’de tam toplayıcı iki adet bir bitlik bilginin toplanmasını er toplanacak bilgiler bir bitten büyük olursa, bit sayısı kadar tam ü gibi her tam toplayıcının elde ırlıklı olan iki tam toplayıcı) k olarak gösterilmiştir. ÇIKIŞLAR TOPLAM ELDE 0 0 1 0 1 0 1 1 DENEY - 3 - KOMBINASYONEL LOJIK DEVRELERI 1 Tablo A Şekil 13 Şekil 3.2 Tam toplayıcı devresi Tablo 3.2 Tam toplayıcı devresi doğruluk tablosu GD RDŞ LER ÇIKIŞLAR A B C in TOPLAM ELDE 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 ekil 3.3 Dört bitlik paralel toplayıcı şeması DENEY - 3 - KOMBINASYONEL LOJIK DEVRELERI 1 3.3.2 Çıkarıcılar Toplam işleminde olduğu gibi çıkarma i işlemleri gerçekleştiren kombinasyonel devrelere yarım çıkarıcı (half subtracter) denir. 0-0=0, 0-1=1, (Borç=1), 1-0=1, 1 Tablo Çıkartma devreleri toplama devresine benzer. Toplayıcı devredeki, toplam çıkı elde çıkışı ise borç çıkışına benzemektedir. D kili sayıları çıkarırken uygulanacak kurallar yukarıdaki tabloda açıklanmı elde çıkışı yerine yarım çıkarıcı devrede borç çıkı bakıldığında 0’dan 1’in çıkmayaca ikili bilgisinden 1 çıkartılır. Ş tablosu verilmiştir. Bir tam çıkarıcı devresi ise iki yarım çıkarıcı ve bir OR kapısından olu doğruluk tablosu Şekil 3.5 ve Tablo 3.4’de görülmektedir. Şekil 3.6’da 4 bitlik tam toplayıcı/çıkarıcı, 4 bitlik toplayıcı devresi görülmektedir. 14 u gibi çıkarma işleminde de dört temel işlem bulunmaktadır. Bu tiren kombinasyonel devrelere yarım çıkarıcı (half subtracter) denir. 0=1, 1-1=0 Şekil 3.4 Yarım çıkarıcı devresi Tablo 3.3 Yarım çıkarıcı doğruluk tablosu GD RDŞ LER ÇIKIŞLAR A B FARK BORÇ 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 Çıkartma devreleri toplama devresine benzer. Toplayıcı devredeki, toplam çıkı ına benzemektedir. kili sayıları çıkarırken uygulanacak kurallar yukarıdaki tabloda açıklanmış yerine yarım çıkarıcı devrede borç çıkışı vardır. Yukarıdaki iş ında 0’dan 1’in çıkmayacağı görülmektedir. O halde bir sonraki bitten 1 borç alınır ve 10 ikili bilgisinden 1 çıkartılır. Şekil 3.4 ve Tablo 3.3’de bir yarım çıkarıcı devresi ve do Bir tam çıkarıcı devresi ise iki yarım çıkarıcı ve bir OR kapısından oluşmaktadır. Bu devre ile ve Tablo 3.4’de görülmektedir. ekil 3.6’da 4 bitlik tam toplayıcı/çıkarıcı, Şekil 3.7’de ise toplam sonucunu BCD’ye çevirebilen 4 bitlik toplayıcı devresi görülmektedir. şlem bulunmaktadır. Bu tiren kombinasyonel devrelere yarım çıkarıcı (half subtracter) denir. Çıkartma devreleri toplama devresine benzer. Toplayıcı devredeki, toplam çıkışı, fark çıkışına ve kili sayıları çıkarırken uygulanacak kurallar yukarıdaki tabloda açıklanmıştır. Yarım toplayıcıda ı vardır. Yukarıdaki işlemlerden ikincisine ı görülmektedir. O halde bir sonraki bitten 1 borç alınır ve 10 cı devresi ve doğruluk şmaktadır. Bu devre ile ’de ise toplam sonucunu BCD’ye çevirebilen DENEY - 3 - KOMBINASYONEL LOJIK DEVRELERI 1 15 Şekil 3.5 Tam çıkarıcı devresi Tablo 3.4 Tam çıkarıcı doğruluk tablosu GD RDŞ LER ÇIKIŞLAR A B C in FARK BORÇ 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 DENEY - 3 - KOMBINASYONEL LOJIK DEVRELERI 1 Şekil 3.6 Şekil 16 ekil 3.6 Dört bitlik tam toplayıcı/çıkarıcı devre Şekil 3.7 BCD çevrimli dört bit tam toplayıcı DENEY - 3 - KOMBINASYONEL LOJIK DEVRELERI 1 3.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • Cadet Masterlab deney seti • 1 adet avometre • 1 adet 74LS08 • 1 adet 74LS32 • 5. 1 adet 74LS86 • 1 adet 74LS83 • 2 adet 270 ohm direnç • Bağlantı kabloları 3.5 Deney Çalışması 1. Şekil 3.1’deki devreyi kurunuz ve çalı 2. Şekil 3.2’deki devreyi kurunuz ve çalı 3. Şekil 3.3’teki 4 bitlik paralel toplayıcıyı 74LS83 paketi yardımıyla gerçekle toplama örnekleri yapınız. 4. Şekil 3.4’deki devreyi kurunuz ve çalı 5. Şekil 3.5’deki devreyi kurunuz ve çalı 6. Şekil 3.6’daki devreyi kurunuz 3.6 Deney D le D lgili Sorular 1. Şekil 3.3’deki 4 bitlik paralel toplayıcıda tam toplayıcı yerine neden yarım toplayıcı kullanılmaz. 2. Şekil 3.6’daki devrenin çalış 3. Binary çarpma ve bölme işlemleri hakkında 4. Quad Full-Adder ve NAND devre paketleri kullanarak 4 bit x 3bit çarpma devresi tasarlayınız. 3.7 Katalog Bilgileri 1. 74LS86 Katalog bilgisi 17 3.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları ekil 3.1’deki devreyi kurunuz ve çalışmasını inceleyiniz. ekil 3.2’deki devreyi kurunuz ve çalışmasını inceleyiniz. bitlik paralel toplayıcıyı 74LS83 paketi yardımıyla gerçekle ekil 3.4’deki devreyi kurunuz ve çalışmasını inceleyiniz. ekil 3.5’deki devreyi kurunuz ve çalışmasını inceleyiniz. ekil 3.6’daki devreyi kurunuz ve çalışmasını inceleyiniz. 3.3’deki 4 bitlik paralel toplayıcıda tam toplayıcı yerine neden yarım toplayıcı ekil 3.6’daki devrenin çalışma prensibini izah ediniz. Binary çarpma ve bölme işlemleri hakkında teorik bilgi veriniz. Adder ve NAND devre paketleri kullanarak 4 bit x 3bit çarpma devresi tasarlayınız. 2. 74LS83 Katalog bitlik paralel toplayıcıyı 74LS83 paketi yardımıyla gerçekleştiriniz ve 4 bitlik 3.3’deki 4 bitlik paralel toplayıcıda tam toplayıcı yerine neden yarım toplayıcı Adder ve NAND devre paketleri kullanarak 4 bit x 3bit çarpma devresi tasarlayınız. 2. 74LS83 Katalog bilgisi DENEY - 3 - KOMBINASYONEL LOJIK DEVRELERI 1 4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla devrelerin gerçekleştirilerek çalı 4.3 Ön Bilgiler Bilindiği gibi dijital sistemlerde devreler, kombinasyonel (combinational) ya da ardı (sequential) devreler şeklinde kurulmu oluşurlar ve herhangi bir andaki çıkı kombinasyonel devrenin çıkış Boolean fonksiyonları yardımıyla mantıksal olarak tanımlanmı getiren devredir. Ardışık devreler ise lojik kapıların yanı sıra depolama elemanlarını (flip da kapsarlar. Buna bağlı olarak ardı harici girişlerine bağlıdır. Bir kombinasyonel devre, giri oluşur. Kombinasyonel devrenin çıkı göre o anda devrenin kuruluş amacına uygun Bu deney çalışmasında kombinasyonel lojik devrelerden decoder ve encoder devreleri incelenecektir. 4.3.1 Kod çözücü (decoders) Decoder, N giriş hattından olu kombinasyonel devredir. Decoderlar hattını M çıkış hattına çevirdiklerinden dolayı NxM ya da N Burada M=2 N ilişkisi söz konusudur. Şekil 4.1 18 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı MSI lojik elemanları yardımıyla kombinasyonel lojik devrelerden ENCODER ve DECODER tirilerek çalışmalarının incelenmesi. i gibi dijital sistemlerde devreler, kombinasyonel (combinational) ya da ardı eklinde kurulmuş olabilirler. Kombinasyonel devreler lojik kapılardan urlar ve herhangi bir andaki çıkışları o andaki girişlerinin durumlarına ba kombinasyonel devrenin çıkışı, girişin bir önceki durumunu etkilemez. Kombinasyonel devre, yardımıyla mantıksal olarak tanımlanmış sadece bir özel i ık devreler ise lojik kapıların yanı sıra depolama elemanlarını (flip lı olarak ardışık devrenin çıkışları, depolama elemanlarının duru Bir kombinasyonel devre, girişler ve bu giriş ur. Kombinasyonel devrenin çıkışlarında, girişlerine herhangi bir anda uygulanacak bilgiye ş amacına uygun şekilde bilgiler elde edilecektir. masında kombinasyonel lojik devrelerden decoder ve encoder devreleri hattından oluşan binary giriş bilgisini 2 N çıkış edir. Decoderlar Şekil 4.1’de görüldüğü gibi, yapı olarak N binary giri hattına çevirdiklerinden dolayı NxM ya da N-M decoder olarak adlandırılırlar. kisi söz konusudur. Şekil 4.1 NxM Decoder’ın genel görünüşü masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma kombinasyonel lojik devrelerden ENCODER ve DECODER i gibi dijital sistemlerde devreler, kombinasyonel (combinational) ya da ardışık labilirler. Kombinasyonel devreler lojik kapılardan lerinin durumlarına bağlıdır. Bir in bir önceki durumunu etkilemez. Kombinasyonel devre, sadece bir özel işlemi yerine ık devreler ise lojik kapıların yanı sıra depolama elemanlarını (flip-flop) ları, depolama elemanlarının durumuna ve ler ve bu girişlere bağlı çıkışlardan lerine herhangi bir anda uygulanacak bilgiye ler elde edilecektir. masında kombinasyonel lojik devrelerden decoder ve encoder devreleri çıkış hattına çevirebilen ü gibi, yapı olarak N binary giriş M decoder olarak adlandırılırlar. DENEY - 4 - KOMBINASYONEL LOJIK DEVRELERI 2 Genel olarak decoderlar IC paketler içerisinde 2x4, 3x8, 4x10, 4x16 bulunurlar. Şekil 4.2 ve Tablo Şekil 4.2’de görüldüğü gibi decoder devre A bağlı olarak dört çıkışa sahiptir. Tablo Girişe uygulanacak bilginin her kombinasyonunda çıkı görülecek, diğer çıkışlar ise lojik 0 seviyeye sahip olacaklardır. NxM decoder devresi giriş ve çıkı NxM decoder devresi gerekli olan ENABLE sinyaline sahip de yapması gereken işlemi yerine getiremez ve devre pasif durumdadır. Uygun ENABLE uygulandığında (ENABLE=1) decoder devre aktif durumdadır ve normal çalı yerine getirir. Ayrıca ENABLE giri devrelerde, uygun bir seçici lojik devre yardımıyla istenilen decoderli de kullanılabilir. Şekil 4.3’de ENABLE giri görülmektedir. Değişik kapasitelerde decoder devreleri IC paketlerinde mevcut oldu 3x8, 4x10, 4x16) birkaç decoder yardımıyla daha büyük ka oluşturulabilir. Örnek olarak 4x16 decoder devre elde edebilmek için 3x8 decoderlardan faydalanılabilir. Şekil 4.4’de görüldü decoder’ın x, y ve z girişlerine uygula olarak bağlanır. 4 bitlik binary kod 16 de decoder aktif durumda olacak, ikinci decoder uygun ENABLE sinyaline sahip olmadı dolayı pasif durumda olacaktır. A 19 Genel olarak decoderlar IC paketler içerisinde 2x4, 3x8, 4x10, 4x16 şeklinde düzenlenmi ablo 4.1’de 2x4 decoder devresi ve doğruluk tablosu görülmektedir. ü gibi decoder devre A ve B girişlerine ve bu girişlerin kombinasyonuna a sahiptir. Şekil 4.2 2x4 Decoder devresi Tablo 4.1 2x4 Decoder doğruluk tablosu GD RDŞ LER ÇIKIŞLAR E A B D 0 D 1 D 2 D 3 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 e uygulanacak bilginin her kombinasyonunda çıkışlardan sadece birinde lojik 1 seviye lar ise lojik 0 seviyeye sahip olacaklardır. Şekil 4.1’de görüldü ş ve çıkış hatlarından başka bir de ENABLE giri NxM decoder devresi gerekli olan ENABLE sinyaline sahip değilse (ENABLE=0) decoder devre lemi yerine getiremez ve devre pasif durumdadır. Uygun ENABLE ında (ENABLE=1) decoder devre aktif durumdadır ve normal çalı yerine getirir. Ayrıca ENABLE girişi birden çok decoder devrelerinin bulundu devrelerde, uygun bir seçici lojik devre yardımıyla istenilen decoderli de 4.3’de ENABLE girişli 3x8 decoder devresi ve do ik kapasitelerde decoder devreleri IC paketlerinde mevcut oldu 3x8, 4x10, 4x16) birkaç decoder yardımıyla daha büyük kapasitelerde decoder devreler turulabilir. Örnek olarak 4x16 decoder devre elde edebilmek için 3x8 decoderlardan 4.4’de görüldüğü gibi 4 bitlik bir binary kodun A 0 , A lerine uygulanır. A 3 , hattı ise birinci decoder’ın ENABLE giri lanır. 4 bitlik binary kod 16 değişik kombinasyona sahiptir. A 3 =0 oldu decoder aktif durumda olacak, ikinci decoder uygun ENABLE sinyaline sahip olmadı f durumda olacaktır. A 3 =1 olduğunda ise ikinci decoder aktif duruma geçecektir. eklinde düzenlenmiş olarak ruluk tablosu görülmektedir. lerine ve bu girişlerin kombinasyonuna lardan sadece birinde lojik 1 seviye 4.1’de görüldüğü gibi, ka bir de ENABLE girişine sahiptir. Eğer ilse (ENABLE=0) decoder devre lemi yerine getiremez ve devre pasif durumdadır. Uygun ENABLE sinyali ında (ENABLE=1) decoder devre aktif durumdadır ve normal çalışma işlemlerini i birden çok decoder devrelerinin bulunduğu dijital devrelerde, uygun bir seçici lojik devre yardımıyla istenilen decoderli devrenin seçilmesinde li 3x8 decoder devresi ve doğruluk tablosu ik kapasitelerde decoder devreleri IC paketlerinde mevcut olduğu gibi (2x4, pasitelerde decoder devreler turulabilir. Örnek olarak 4x16 decoder devre elde edebilmek için 3x8 decoderlardan , A 1 ve A 2 hatları her iki , hattı ise birinci decoder’ın ENABLE girişine direk =0 olduğu sürece birinci decoder aktif durumda olacak, ikinci decoder uygun ENABLE sinyaline sahip olmadığından unda ise ikinci decoder aktif duruma geçecektir. DENEY - 4 - KOMBINASYONEL LOJIK DEVRELERI 2 Tablo GD RDŞ E X 0 X 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 20 Şekil 4.3 3x8 Decoder devresi Tablo 4.2 3x8 Decoder devresi doğruluk tablosu D DŞ LER ÇIKIŞLAR Y Z D 0 D 1 D 2 D 3 D 4 D 5 D 6 X X 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 ruluk tablosu 6 D 7 1 0 0 0 0 0 0 0 1 DENEY - 4 - KOMBINASYONEL LOJIK DEVRELERI 2 Şekil 4.4 3x8 Decoder yardımıyla 4x16 decoder devrenin kurulması 4.3.2 Kodlayıcılar (encoders) Encoder bir decoderin tersi işlem yapan kombinasyonel bir lojik devredir. Bir encoder devre 2 giriş hattına ve N çıkış hattına sahiptir. Çıkı üretir. Girişler M ve çıkışlar N olarak adlandırıldı tanımlanabilir. Şekil 21 3x8 Decoder yardımıyla 4x16 decoder devrenin kurulması 4.3.2 Kodlayıcılar (encoders) Encoder bir decoderin tersi işlem yapan kombinasyonel bir lojik devredir. Bir encoder devre 2 hattına sahiptir. Çıkış hatlarından 2 N değişken giri şlar N olarak adlandırıldığında MxN ya da M Şekil 4.5 MxN Encoder’in genel görünüşü 3x8 Decoder yardımıyla 4x16 decoder devrenin kurulması lem yapan kombinasyonel bir lojik devredir. Bir encoder devre 2 N ken giriş için binary kodlar ında MxN ya da M-N encoder olarak DENEY - 4 - KOMBINASYONEL LOJIK DEVRELERI 2 Şekil 4.6 ve Tablo 3.3’den da görülece binary olarak üretilecek kodların elde edilece olabilecek durum uygulanabilmesine kar gibi 8 giriş değişkeni giriş olarak kabul edilecek ve bu Bu işlem bir anlamda decimal giri (decoder devrede ise binary giri Şekil 4.6’da görülen encoder devresi IC paketler halinde mevcut de elde edilebilecek bir encoder devresi öncelikli çevrim yapan encoder (priority encoder) olarak adlandırılır. Bunun anlamı şudur; encoder’a giri göre girişlerden biri en yüksek öncelikli giri Örnek olarak bu girişlerden en yüksek öncelikli giri D 5 girişi D 2 ’ye göre daha öncelikl bir encoder’a örnektir. 22 3.3’den da görüleceği gibi encoder devresi 8 girişe ve bu binary olarak üretilecek kodların elde edileceği üç çıkışa sahiptir. Giri olabilecek durum uygulanabilmesine karşılık bunların sadece doğruluk tablosunda görüldü ş olarak kabul edilecek ve bu girişlere karşılık binary kodlar üretecektir. lem bir anlamda decimal girişin binary forma dönüştürülmesi olarak da adlandırabilir (decoder devrede ise binary giriş büyüklüğünün decimal forma dönüştürülmesi söz konusudur). der devresi IC paketler halinde mevcut değildir. IC paketler halinde elde edilebilecek bir encoder devresi öncelikli çevrim yapan encoder (priority encoder) olarak udur; encoder’a giriş olarak uygulanan her hattın bir öncelik lerden biri en yüksek öncelikli giriş (D 7 ) ve bir diğeri en düşük öncelikli giri lerden en yüksek öncelikli girişe karşılık bir binary kod üretecektir. Burada ’ye göre daha öncelikli giriştir ve çıkışta 101 binary kodu üretilecektir. 74148 böyle Şekil 4.6 Encoder devresi şe ve bu girişlere karşılık a sahiptir. Girişe 2 8 =256 mümkün ruluk tablosunda görüldüğü ılık binary kodlar üretecektir. türülmesi olarak da adlandırabilir ştürülmesi söz konusudur). ğildir. IC paketler halinde elde edilebilecek bir encoder devresi öncelikli çevrim yapan encoder (priority encoder) olarak olarak uygulanan her hattın bir öncelik sırası vardır. Buna ük öncelikli giriştir (D 0 ). ılık bir binary kod üretecektir. Burada ta 101 binary kodu üretilecektir. 74148 böyle DENEY - 4 - KOMBINASYONEL LOJIK DEVRELERI 2 Tablo D 0 D 1 0 0 0 0 0 0 0 4.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • CADET Masterlab deney seti • 1 adet AVO Metre • 1 adet 74138 • 1 adet 74139 • 1 adet 74148 • 1 adet 270 ohm direnç • Bağlantı kabloları 4.5 Deney Çalışması 1. 74138 IC paketi ile 3x8 decoder devresini kurarak çalı 2. 74139 IC paketi içerisinde bulunan iki adet 2x4 decoder yardımı ile 3x8 decoder devresini gerçekleştiriniz. 3. 74148 IC paketi ile 8x3 encoder devresini kurup çalı 4.6 Deney D le D lgili Sorular 1. 2x4 decoder paketleri yardımıyla 4x16 decoder devresini gerçekle 2. 3x8 decoder paketleri yardımıyl 3. Öncelikli çevrim yapan encoder veya decoder mantı 4. 74148 IC paketi 8x3 öncelikli çevrim yapan bir encoder’dır. 74148 ve lojik kapılar yardımı ile 10x4 encoder devresini gerçekle 23 Tablo 4.3 Encoder devresi doğruluk tablosu GD RDŞ LER ÇIKIŞ D 1 D 2 D 3 D 4 D 5 D 6 D 7 X 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 4.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları CADET Masterlab deney seti 74138 IC paketi ile 3x8 decoder devresini kurarak çalışmasını inceleyiniz. 74139 IC paketi içerisinde bulunan iki adet 2x4 decoder yardımı ile 3x8 decoder 74148 IC paketi ile 8x3 encoder devresini kurup çalıştırınız. 2x4 decoder paketleri yardımıyla 4x16 decoder devresini gerçekleştiriniz. 3x8 decoder paketleri yardımıyla 5x32 decoder devresini gerçekleştiriniz. Öncelikli çevrim yapan encoder veya decoder mantığı hakkında bilgi veriniz. 74148 IC paketi 8x3 öncelikli çevrim yapan bir encoder’dır. 74148 ve lojik kapılar yardımı ile 10x4 encoder devresini gerçekleştiriniz. ÇIKIŞLAR Y Z 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 masını inceleyiniz. 74139 IC paketi içerisinde bulunan iki adet 2x4 decoder yardımı ile 3x8 decoder tiriniz. tiriniz. ı hakkında bilgi veriniz. 74148 IC paketi 8x3 öncelikli çevrim yapan bir encoder’dır. 74148 ve lojik kapılar yardımı ile DENEY - 4 - KOMBINASYONEL LOJIK DEVRELERI 2 4.7 Katalog Bilgileri 1. 74LS138 Katalog bilgisi 2. 74LS139 Katalog bilgisi 24 1. 74LS138 Katalog bilgisi 2. 74LS139 Katalog bilgisi 3. 74LS148 Katalog bilgisi 1. 74LS138 Katalog bilgisi 2. 74LS139 Katalog bilgisi DENEY - 4 - KOMBINASYONEL LOJIK DEVRELERI 2 5.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 5.2 Deneyin Amacı MSI lojik elemanları yardımıyla DEMULTIPLEXER devrelerin kurulması ve incelenmesi. 5.3 Ön Bilgiler Bu deney çalışmasında dördüncü deneye ilave olarak kombinasyonel lojik devrelerden multiplexer ve demultiplexer devrelerin çalı 5.3.1 Çoğullayıcılar (multiplexers) Çoğullama (multiplexing) işlemi, birden fazla bilgi biriminin daha az kanal ya da hattan ileletilmesi anlamına gelir. Bir dijital ço bilgilerden sadece bir tanesini seçerek tek bir çıkı hatlardan herhangi birinin seçilme i Şekil 5.1’de görüldüğü gibi bir multiplexer 2 sahiptir. Bu multiplexer devresi 2 adlandırılır. Genel olarak 2x1, 4x1, 8x1, 16x1 multiplexer devreleri olu Şekil 5.1 Şekil 5.2 ve Tablo 5.1’de 4x1 multiplexer devresi ve do görüldüğü gibi 4 binary bilgi giri hattı mevcuttur. Seçme ucuna uygulanacak seçme bilgisine gör aktarılmış olur. multiplexer devre ayrıca bilgi seçici (data selector) olarak da adlandırılır. Çoğullanacak bilginin 1 bitlik de ederek gerekli multiplexer devres bloklarının çoğullanmasını ele alırsak böyle bir i 25 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı MSI lojik elemanları yardımıyla kombinasyonel lojik devrelerden MULTIPLEXER ve DEMULTIPLEXER devrelerin kurulması ve incelenmesi. masında dördüncü deneye ilave olarak kombinasyonel lojik devrelerden multiplexer ve demultiplexer devrelerin çalışmaları incelenecektir. (multiplexers) ullama (multiplexing) işlemi, birden fazla bilgi biriminin daha az kanal ya da hattan ileletilmesi anlamına gelir. Bir dijital çoğullayıcı (multiplexer) giriş hatlarına uygulanan binary ir tanesini seçerek tek bir çıkışa veren kombinasyonel bir devredir. Giri hatlardan herhangi birinin seçilme işlemi ise seçme hatları (select line) yardımı i ü gibi bir multiplexer 2 N girişe, N seçme (select) ucu sahiptir. Bu multiplexer devresi 2 N girişe ve 1 çıkışa sahip olduğundan Nx1 multiplexer olarak adlandırılır. Genel olarak 2x1, 4x1, 8x1, 16x1 multiplexer devreleri oluşturulabilir. Şekil 5.1 Multiplexer devresinin genel görünümü 5.1’de 4x1 multiplexer devresi ve doğruluk tablosu görülmektedir. ü gibi 4 binary bilgi girişi ve bu girişlerden istenilen birini seçmek için 2 seçme (select) hattı mevcuttur. Seçme ucuna uygulanacak seçme bilgisine göre istenilen bilgi seçilmi olur. multiplexer devre ayrıca bilgi seçici (data selector) olarak da adlandırılır. ullanacak bilginin 1 bitlik değil de daha fazla olması durumunda aynı mantıktan hareket ederek gerekli multiplexer devresi kurulabilir. Örnek olarak A 4 A 3 A 2 A 1 ullanmasını ele alırsak böyle bir işlemi yapacak multiplexer masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma kombinasyonel lojik devrelerden MULTIPLEXER ve masında dördüncü deneye ilave olarak kombinasyonel lojik devrelerden lemi, birden fazla bilgi biriminin daha az kanal ya da hattan hatlarına uygulanan binary a veren kombinasyonel bir devredir. Girişteki lemi ise seçme hatları (select line) yardımı ile kontrol edilir. e, N seçme (select) ucuna ve bir çıkış ucuna undan Nx1 multiplexer olarak şturulabilir. Multiplexer devresinin genel görünümü ruluk tablosu görülmektedir. Şekilde de lerden istenilen birini seçmek için 2 seçme (select) e istenilen bilgi seçilmiş ve çıkışa olur. multiplexer devre ayrıca bilgi seçici (data selector) olarak da adlandırılır. il de daha fazla olması durumunda aynı mantıktan hareket 1 ve B 4 B 3 B 2 B 1 bilgi emi yapacak multiplexer Şekil 5.3’de DENEY - 5 - KOMBINASYONEL LOJIK DEVRELERI 3 görüldüğü gibidir. Şekilde görüldü bloğu seçilerek çıkışa aktarılır. Böyle bir multiplexer dörtlü 2x1 multiplexer olarak adlandırılır. Şekil 5.2 4x1 Multiplexer devresi 26 ekilde görüldüğü gibi S=0 olduğunda A bilgi bloğu, S=1 oldu a aktarılır. Böyle bir multiplexer dörtlü 2x1 multiplexer olarak adlandırılır. Tablo 5.1 4x1 Multiplexer do 4x1 Multiplexer devresi Şekil 5.3 Dörtlü 2x1 multiplexer S 1 S 0 0 0 1 1 0 1 1 ğu, S=1 olduğunda B bilgi a aktarılır. Böyle bir multiplexer dörtlü 2x1 multiplexer olarak adlandırılır. 4x1 Multiplexer doğruluk tablosu S 0 Y 0 I 0 1 I 1 0 I 2 1 I3 DENEY - 5 - KOMBINASYONEL LOJIK DEVRELERI 3 5.3.2 Seçiciler (demultiplexers) Demultiplexer devre multiplexer devrenin tersi i demultiplexer devre tek bir giri seçme bilgisine göre 2 N hattan birine iletir. seçme ucuna sahiptir. Şekil 5.4 Genel olarak demultiplexer devreleri 1x2, 1x4, 1x8, 1x16… olarak ge Şekil 5.5 ve Tablo 5.2’de 1x4 demultiplexer devresi ve do aynı zamanda 2x4 decoder devresidir. Aralarında uygulama farkı uygulandığı hatlar demultiplexer d ENABLE ucu ise demultiplexer devrede bilgi giri Tablo 27 (demultiplexers) Demultiplexer devre multiplexer devrenin tersi işlem yapan kombinasyonel bir devredir. Bir demultiplexer devre tek bir giriş hattından aldığı bilgiyi N seçme (select) hattına tan birine iletir. Şekil 5.4’de görüldüğü gibi 1 giri ekil 5.4 Demultiplexer devresinin genel görünüşü Genel olarak demultiplexer devreleri 1x2, 1x4, 1x8, 1x16… olarak ge 5.2’de 1x4 demultiplexer devresi ve doğruluk tablosu görülmektedir. Bu devre aynı zamanda 2x4 decoder devresidir. Aralarında uygulama farkı şudur; Decoder devrede giri ı hatlar demultiplexer devrede seçici uç olarak kullanılır. Decoder devredeki ENABLE ucu ise demultiplexer devrede bilgi girişi olarak kullanılır. Şekil 5.5 1x4 Demultiplexer devresi Tablo 5.2 1x4 Demultiplexer doğruluk tablosu GD RDŞ LER ÇIKIŞLAR E A B D 0 D 1 D 2 D 3 1 X X 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 lem yapan kombinasyonel bir devredir. Bir ı bilgiyi N seçme (select) hattına ile uygulanan ü gibi 1 girişe, 2 N çıkışa ve N Genel olarak demultiplexer devreleri 1x2, 1x4, 1x8, 1x16… olarak gerçekleştirilir. ruluk tablosu görülmektedir. Bu devre udur; Decoder devrede girişin evrede seçici uç olarak kullanılır. Decoder devredeki DENEY - 5 - KOMBINASYONEL LOJIK DEVRELERI 3 5.4 Deneyde Kullanılacak Cihaz ve Devre Elemanları • CADET Masterlab deney seti • 1 adet 74LS151 • 1 adet 74LS153 • 1 adet 74LS155 • 1 adet 74LS157 • 1 adet 74LS04 • 10 adet LED • 1 adet 270 ohm Direnç • Bağlantı Kabloları 5.5 Deney Çalışması 1. 74151 IC paketi ile 8x1 multiplexer devresini kurup çalı 2. 74157 IC paketi ile 4 bit A ve B bilgilerini ço 3. 74LS153 ve 74LS177 IC paketleri ile 8x1 multiplexer dev inceleyiniz. 4. 74155 IC paketi ile 1x4 demultiplexer devresini kurup çalı 5.6 Deney D le D lgili Sorular 1. 2x1 MUX’lar yardımı ile 16x1 MUX devresini gerçekle 2. 4x1 MUX’lar yardımı ile 16x1 MUX 3. 4x1 DEMUX’lar yardımı ile 4’er bitlik grupları seçebilen DEMUX devresi gerçekleyiniz. 4. 5.7 Katalog Bilgileri 1. 74LS151 Katalog bilgisi 2. 74LS153 Katalog bilgisi 28 5.4 Deneyde Kullanılacak Cihaz ve Devre Elemanları CADET Masterlab deney seti 74151 IC paketi ile 8x1 multiplexer devresini kurup çalışmasını inceleyiniz. 74157 IC paketi ile 4 bit A ve B bilgilerini çoğullayınız (dörtlü 2x1 multiplexer). 74LS153 ve 74LS177 IC paketleri ile 8x1 multiplexer devresini kurup çalı 74155 IC paketi ile 1x4 demultiplexer devresini kurup çalışmasını inceleyiniz. 2x1 MUX’lar yardımı ile 16x1 MUX devresini gerçekleştiriniz. 4x1 MUX’lar yardımı ile 16x1 MUX devresini gerçekleştiriniz. 4x1 DEMUX’lar yardımı ile 4’er bitlik grupları seçebilen DEMUX devresi gerçekleyiniz. 1. 74LS151 Katalog bilgisi 2. 74LS153 Katalog bilgisi masını inceleyiniz. ullayınız (dörtlü 2x1 multiplexer). resini kurup çalışmasını masını inceleyiniz. 4x1 DEMUX’lar yardımı ile 4’er bitlik grupları seçebilen DEMUX devresi gerçekleyiniz. 1. 74LS151 Katalog bilgisi 2. 74LS153 Katalog bilgisi DENEY - 5 - KOMBINASYONEL LOJIK DEVRELERI 3 3. 74LS155 Katalog bilgisi 4. 74LS157 Katalog bilgisi 29 3. 74LS155 Katalog bilgisi 4. 74LS157 Katalog bilgisi 3. 74LS155 Katalog bilgisi 4. 74LS157 Katalog bilgisi DENEY - 5 - KOMBINASYONEL LOJIK DEVRELERI 3 6.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 6.2 Deneyin Amacı Ardışık devrelerin temeli olan gerçekleştirilmesi. 6.3 Ön Bilgiler Önceki deneylerde kombinasyonel lojik devre elemanlarından DECODER, ENCODER, MULTIPLEXER ve DEMULT diğer grubu ise ardışık (Sequential) lojik devre elemanlarıdır. Bir ardı grubundan ve kapı devrelerini kapsayan bir kombinasyonel devreden olu temel eleman flip-flop’lardır. Çünkü böyle bir devreden flip devre sadece bir kombinasyonel devredir. O halde; kombinasyonel bir devreyi de ardı olarak adlandırabiliriz. Bu deney çalışmasında ardı incelenecektir. Bilindiği gibi flip dijital bilgiyi (0 veya 1) üzerinde depolayabilir. Temel olarak dört flip Bunlar; • RS Flip-Flop • D Flip-Flop • JK Flip-Flop • T Flip-Flop 6.3.1 RS flip-flop Şekil 6.1’de görüldüğü gibi RS FF’un S(set) ve R(reset) olmak üzere iki giri üzere iki çıkışı bulunmaktadır. Q çıkı “Set” edilmiş, Q=0 ise FF “Reset” edilmi Şekil 6.1 RS flip 30 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı ık devrelerin temeli olan FLIP-FLOP (FF) devrelerinin çalışma esaslarının incelenmesi ve Önceki deneylerde kombinasyonel lojik devre elemanlarından DECODER, ENCODER, MULTIPLEXER ve DEMULTD PLEXER devreleri incelenmişti. MSI Lojik devre elemanları ık (Sequential) lojik devre elemanlarıdır. Bir ardışık devre; bir flip grubundan ve kapı devrelerini kapsayan bir kombinasyonel devreden oluşur. Bir ardı flop’lardır. Çünkü böyle bir devreden flip-flop çıkarıldı devre sadece bir kombinasyonel devredir. O halde; kombinasyonel bir devreyi de ardı masında ardışık lojik devrelerin temelini teşkil eden FLIP i gibi flip-floplar temel depolama birimleridir. Her flip dijital bilgiyi (0 veya 1) üzerinde depolayabilir. Temel olarak dört flip-flop tipi vardır. ü gibi RS FF’un S(set) ve R(reset) olmak üzere iki giri ı bulunmaktadır. Q çıkışı RS FF’un o andaki durumunu gösterir. E , Q=0 ise FF “Reset” edilmiş demektir. Tablo 6.1 RS flip–flop doğruluk tablosu RS flip–flop masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma ma esaslarının incelenmesi ve Önceki deneylerde kombinasyonel lojik devre elemanlarından DECODER, ENCODER, ti. MSI Lojik devre elemanlarının ık (Sequential) lojik devre elemanlarıdır. Bir ardışık devre; bir flip-flop grubundan ve kapı devrelerini kapsayan bir kombinasyonel devreden oluşur. Bir ardışık devrede flop çıkarıldığında geriye kalan devre sadece bir kombinasyonel devredir. O halde; kombinasyonel bir devreyi de ardışık devre kil eden FLIP-FLOP’lar floplar temel depolama birimleridir. Her flip-flop bir bitlik flop tipi vardır. ü gibi RS FF’un S(set) ve R(reset) olmak üzere iki girişi ve olmak ı RS FF’un o andaki durumunu gösterir. Eğer Q=1 ise FF ğruluk tablosu DENEY - 6 - ARDISIK LOJIK DEVRELERI 1 RS-FF’u NAND ve NOR kapıları yardımıyla iki ayrı Şekil 6.2, Tablo 6.2, Şekil 6.3 ve Tablo 6.3’te bu flip tabloları görülmektedir. Doğruluk tablolarından da görülece yapılan RS-FF’lar arasında küçük bir fark vardır. S ve R giri R=1 ve S, R=0) NOR kapıları ile yapılan FF’un çıkı çıkışlarının değişik durumlara sahip oldu Burada sözü edilen RS-FF’lar asenkron bir çalı S ve R girişlerine uygulanan lojik de etkilenecektir. RS FF bazı ilavelerle e girişlerindeki herhangi bir değ devresine ihtiyaç vardır. Bu durum ise RS FF’a bir CLK (clock) giri Şekil 6.4’de senkron olarak çalı olduğunda FF’un S ve R giri etkilenmeyecektir. CLK=1 oldu çalışması CLK girişine bağımlıdır. Şekil Tablo 6.2 NOR Kapılarıyla gerçekle Şekil 6.3 NAND Kapılarıyla gerçekle 31 FF’u NAND ve NOR kapıları yardımıyla iki ayrı şekilde gerçekleş ekil 6.3 ve Tablo 6.3’te bu flip-flop gerçekleştirmeleri ve do ğruluk tablolarından da görüleceği gibi NAND ve NOR kapıları ile FF’lar arasında küçük bir fark vardır. S ve R girişlerinin aynı oldu R=1 ve S, R=0) NOR kapıları ile yapılan FF’un çıkışları ile NAND kapıları ile yapılan FF’un ik durumlara sahip olduğuna dikkat ediniz. FF’lar asenkron bir çalışma göstermektedir. Bunun anlamı lerine uygulanan lojik değerler değiştiğince çıkışlar girişlere ba etkilenecektir. RS FF bazı ilavelerle eş zamanlı (senkron) çalışır duruma getirilebilir. Yani FF’un lerindeki herhangi bir değişiklik çıkışa hemen aktarılamaz. Aktarma iş devresine ihtiyaç vardır. Bu durum ise RS FF’a bir CLK (clock) girişi ek 6.4’de senkron olarak çalışan CLK girişli bir RS FF devresi görülmektedir. Burada CLK=0 girişlerine ne değer verilirse verilsin ve etkilenmeyecektir. CLK=1 olduğunda FF normal çalışmasını gösterecektir. Sonuç olarak; FF’un ğımlıdır. ekil 6.2 NOR Kapılarıyla gerçekleştirilmiş RS flip NOR Kapılarıyla gerçekleştirilmiş RS flip–flop doğruluk tablosu NAND Kapılarıyla gerçekleştirilmiş RS flip–flop leştirilmesi mümkündür. flop gerçekleştirmeleri ve doğruluk i gibi NAND ve NOR kapıları ile lerinin aynı olduğu durumlarda, (S, ları ile NAND kapıları ile yapılan FF’un ma göstermektedir. Bunun anlamı şudur; FF’un şlere bağlı olarak direkt ır duruma getirilebilir. Yani FF’un aktarılamaz. Aktarma işlemi için bir kontrol şi eklemekle sağlanabilir. li bir RS FF devresi görülmektedir. Burada CLK=0 çıkışları girişlerden masını gösterecektir. Sonuç olarak; FF’un RS flip–flop ğruluk tablosu flop DENEY - 6 - ARDISIK LOJIK DEVRELERI 1 Tablo 6.3 NAND Kapılarıyla gerçekle Şekil 6.4 NAND Kapılarıyla gerçekle 6.3.2 D flip-flop D tipi FF tek girişli bir depolama birimidir. Bu giri uygulanan bilgi (0 veya 1) çıkış ve Tablo 6.4’te D tipi FF’un sembolik gösterilimi ve do RS FF’a bazı değişiklikler yapılarak elde edilir. Bu bir INVERTER eklenerek sağlanır. tipi FF görülmektedir. Şekil 6.5 D flip–flop Birbirlerinden farklı özelliklere sahip çe girişine uygulanan zamanlama (clock) i sensitive) ve seviye tetikleme (level Seviye tetiklemeli FF’lar genellikle LATCH olarak adlandırılırlar. Bu iki grup FF’u birbirinden ayırt etmek için kenar tetiklemeli FF’un CLK giri 32 NAND Kapılarıyla gerçekleştirilmiş RS flip–flop doğruluk tablosu NAND Kapılarıyla gerçekleştirilmiş clk girişli RS flip li bir depolama birimidir. Bu giriş D (data) girişi olarak adlandırılır. D giri uygulanan bilgi (0 veya 1) çıkışa CLK girişine uygulanan bir işaret yardımı ile aktarılır. 6.4’te D tipi FF’un sembolik gösterilimi ve doğruluk tablosu görülmektedir. D tipi FF, iklikler yapılarak elde edilir. Bu değişiklik sadece RS FF’un giri R eklenerek sağlanır. Şekil 6.6’da CLK girişli bir RS FF yardımıyla elde edilen D Tablo 6.4 D flip–flop doğruluk tablosu flop Birbirlerinden farklı özelliklere sahip çeşitli D tipi FF’lar mevcuttur. Bu tipler FF’un CLK ine uygulanan zamanlama (clock) işaretinin algılanmasına göre; kenar tetiklenmeli (edge sensitive) ve seviye tetikleme (level-sensitive) flip-floplar olmak üzere iki gruba ayrılırlar. Seviye tetiklemeli FF’lar genellikle LATCH olarak adlandırılırlar. Bu iki grup FF’u birbirinden ayırt etmek için kenar tetiklemeli FF’un CLK girişine (>) işareti konur (Şekil ğruluk tablosu li RS flip–flop i olarak adlandırılır. D girişine yardımı ile aktarılır. Şekil 6.5 ruluk tablosu görülmektedir. D tipi FF, iklik sadece RS FF’un girişleri arasına li bir RS FF yardımıyla elde edilen D ğruluk tablosu itli D tipi FF’lar mevcuttur. Bu tipler FF’un CLK aretinin algılanmasına göre; kenar tetiklenmeli (edge- olmak üzere iki gruba ayrılırlar. Seviye tetiklemeli FF’lar genellikle LATCH olarak adlandırılırlar. Bu iki grup FF’u birbirinden Şekil 6.7). DENEY - 6 - ARDISIK LOJIK DEVRELERI 1 Şekil 6.6 Kenar tetiklemeli D tipi FF’un ç gelinceye kadar Q çıkışı değerini korur. Yeni gelen CLK i çıkışına aktarılır. Şekil 6.7 a) Kenar tetiklemeli D Seviye tetiklemeli D tipi FF’un (LATCH) çalı CLK işaretinin lojik 1 seviyesine geçtikten ve lojik 1 seviyesinde kaldı bilgi olduğu gibi Q çıkışına aktarılır. CLK i anda D girişindeki en son bilgi Q çıkı işaretinin yeniden lojik 1 olmasına kadar de Ş 33 ekil 6.6 RS-FF yardımıyla gerçekleştirilmiş D–FF Kenar tetiklemeli D tipi FF’un çalışması şöyledir. Şekil 6.8’de görüldü ı değerini korur. Yeni gelen CLK işareti ile D deki bilgi yeniden Q Kenar tetiklemeli D-FF b) Seviye tetiklemeli D–FF Seviye tetiklemeli D tipi FF’un (LATCH) çalışması ise şöyledir. Şekil 6.9’da görüldü aretinin lojik 1 seviyesine geçtikten ve lojik 1 seviyesinde kaldığı sürece D giri ına aktarılır. CLK işareti lojik 1 seviyesinden lojik 0 seviyesine geçti indeki en son bilgi Q çıkışına LATCH (kilitlenmiş) olacaktır. Dolayısıyla CLK aretinin yeniden lojik 1 olmasına kadar değişmeyecektir. Şekil 6.8 Kenar tetiklemeli D-FF’un çalışması FF 6.8’de görüldüğü gibi CLK işareti areti ile D deki bilgi yeniden Q FF ekil 6.9’da görüldüğü gibi aretinin lojik 1 seviyesine geçtikten ve lojik 1 seviyesinde kaldığı sürece D girişindeki areti lojik 1 seviyesinden lojik 0 seviyesine geçtiği ) olacaktır. Dolayısıyla CLK şması DENEY - 6 - ARDISIK LOJIK DEVRELERI 1 Şekil 6.9 D tipi FF’larda ayrıca PRESET ve CLEAR olmak üzere iki ayrı giri tipi FF’un girişlerinden bağımsız olarak FF’un iken Q daima set durumunda (Q=1) ve PRESET=1 iken FF normal çalı CLEAR=0 iken Q daima reset durumundadır. (Q=0) ve CLEAR=1 iken FF normal çalı özelliğini devam ettirir. Yani FF’un nor olması gerekir. Bu iki giriş kesinlikle aynı anda kullanılmamalıdır. Bo lojik 1, aktif hale getirmede biri lojik 1 iken di gereği kesinlikle uygulanmamalıdır. 6.3.3 JK flip–flop Şekil 6.10 JK flip– Bir JK FF, beş girişe (J, K, CLOCK, PRESET, CLEAR) iki ve Tablo 6.5’te JK FF’un sembolik CLEAR girişleri D tipi FF’daki gibidir. Do oldukça benzer. Aralarındaki fark sonuç belirsizdi. JK FF’da ise her iki giri 34 ekil 6.9 Seviye tetiklemeli D-FF (LATCH)’un çalış D tipi FF’larda ayrıca PRESET ve CLEAR olmak üzere iki ayrı giriş mevcuttur. Bu iki giri ğımsız olarak FF’un durumunu asenkron olarak etkiler. PRESET=0 iken Q daima set durumunda (Q=1) ve PRESET=1 iken FF normal çalışma özelliklerini gösterir. CLEAR=0 iken Q daima reset durumundadır. (Q=0) ve CLEAR=1 iken FF normal çalı ini devam ettirir. Yani FF’un normal çalışabilmesi için bu iki girişinde lojik 1 seviyesinde ş kesinlikle aynı anda kullanılmamalıdır. Boşta çalı lojik 1, aktif hale getirmede biri lojik 1 iken diğeri lojik 0; PRESET=CLEAR=0 durumu tanım kesinlikle uygulanmamalıdır. Tablo 6.5 JK flip–flop doğruluk tablosu –flop e (J, K, CLOCK, PRESET, CLEAR) iki çıkışa (Q ve Q 6.5’te JK FF’un sembolik şeklini ve doğruluk tablosunu göstermektedir. PRESET ve leri D tipi FF’daki gibidir. Doğruluk tablosundan da görüleceğ oldukça benzer. Aralarındaki fark şudur; RS FF’un her iki girişinin lojik 1 olma sonuç belirsizdi. JK FF’da ise her iki girişinde lojik 1 olması durumunda ve CLK giri FF (LATCH)’un çalışması ş mevcuttur. Bu iki giriş D durumunu asenkron olarak etkiler. PRESET=0 şma özelliklerini gösterir. CLEAR=0 iken Q daima reset durumundadır. (Q=0) ve CLEAR=1 iken FF normal çalışma şinde lojik 1 seviyesinde şta çalışmada her ikisi de eri lojik 0; PRESET=CLEAR=0 durumu tanım ğruluk tablosu a (Q ve Q ’ ) sahiptir. Şekil 6.10 ruluk tablosunu göstermektedir. PRESET ve ruluk tablosundan da görüleceği gibi JK FF, RS FF’a inin lojik 1 olması durumunda inde lojik 1 olması durumunda ve CLK girişi DENEY - 6 - ARDISIK LOJIK DEVRELERI 1 uyarıldığında Q çıkışı bulunduğ CLK uçlarına uygulanan clock darbesinin frekansı ikiye bölünür. dizaynlarında en çok kullanılan FF tipidir. 6.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • CADET Masterlab deney seti • Osiloskop • Frekans Jeneratörü • 1 adet 74LS00 • 1 adet 74LS02 • 1 adet 74LS04 • 1 adet 74LS74 • 1 adet 74LS75 • 1 adet 74LS76 • Bağlantı Kabloları 6.5 Deney Çalışması 1. Şekil 6.2, 6.3 ve 6.4’deki devreleri kurup do inceleyiniz. 2. Şekil 6.6’daki devreyi kurup, RS FF yardımı ile D tipi FF gerçekle çıkarınız. 3. Şekil 6.7 a) ve b)’deki D tipi FF’ların çalı inceleyiniz ve aralarındaki farkı gözlemleyiniz. 4. Şekil 6.10’daki JK FF doğruluk tablosunu 7476 IC paketi yardımıyla çıkarınız ve çalı inceleyiniz. 5. JK FF’un J ve K girişleri lojik 1 seviyesinde iken CLK giri uygulayıp Q çıkışında elde edilen dalga formunu gözleyiniz ve yorumlayınız. 6.6 Deney D le D lgili Sorular 1. Şekil 6.7 a) ve b)’deki FF’ların CLK giri çalışmalarını şekil çizerek açıklayınız. 2. Şekil 6.10’daki JK FF’un Q çıkı bağlandığında en son FF’un Q çıkı 3. T tipi FF hakkında bilgi veriniz. Do elde edebileceğimiz konusunda fikir yürütünüz. 4. Sadece NAND kapıları kullanarak S, R, CLK, PRESET ve CLEAR giri devresini dizayn ediniz. 35 ı bulunduğu son durumun tersi duruma sahip olur. Bu çalı CLK uçlarına uygulanan clock darbesinin frekansı ikiye bölünür. Bu özelli dizaynlarında en çok kullanılan FF tipidir. 6.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları CADET Masterlab deney seti 6.4’deki devreleri kurup doğruluk tablolarını çıkararak çalı 6.6’daki devreyi kurup, RS FF yardımı ile D tipi FF gerçekleştiriniz. Do 6.7 a) ve b)’deki D tipi FF’ların çalışmalarını 7474 ve 7475 IC paketleri yardımıyla inceleyiniz ve aralarındaki farkı gözlemleyiniz. ğruluk tablosunu 7476 IC paketi yardımıyla çıkarınız ve çalı şleri lojik 1 seviyesinde iken CLK girişine 1 KHz’lik kare dalga ında elde edilen dalga formunu gözleyiniz ve yorumlayınız. 6.7 a) ve b)’deki FF’ların CLK girişlerine INVERTER ilave edildi ekil çizerek açıklayınız. 6.10’daki JK FF’un Q çıkışını aynı özelliklere sahip diğer bir JK FF’un CLK giri ında en son FF’un Q çıkışında elde edilen dalga şeklini çizerek anlatınız. pi FF hakkında bilgi veriniz. Doğruluk tablosunu çıkararak hangi FF’u kullanarak T tipi FF imiz konusunda fikir yürütünüz. 4. Sadece NAND kapıları kullanarak S, R, CLK, PRESET ve CLEAR giri u son durumun tersi duruma sahip olur. Bu çalışma durumunda Bu özelliğinden dolayı sayıcı ruluk tablolarını çıkararak çalışmalarını tiriniz. Doğruluk tablosunu malarını 7474 ve 7475 IC paketleri yardımıyla ruluk tablosunu 7476 IC paketi yardımıyla çıkarınız ve çalışmalarını ine 1 KHz’lik kare dalga ında elde edilen dalga formunu gözleyiniz ve yorumlayınız. NVERTER ilave edildiği durumda er bir JK FF’un CLK girişi eklini çizerek anlatınız. ruluk tablosunu çıkararak hangi FF’u kullanarak T tipi FF 4. Sadece NAND kapıları kullanarak S, R, CLK, PRESET ve CLEAR girişlerine sahip RS FF DENEY - 6 - ARDISIK LOJIK DEVRELERI 1 6.7 Katalog Bilgileri 1. 74LS74 Katalog bilgisi 36 1. 74LS74 Katalog bilgisi 2. 74LS75 Katalog bilgisi 3. 74LS76 Katalog bilgisi 2. 74LS75 Katalog bilgisi DENEY - 6 - ARDISIK LOJIK DEVRELERI 1 7.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 7.2 Deneyin Amacı Ardışık lojik devrelerden olan (kaydırmalı kaydedici) devrelerinin kurulması ve çalı 7.3 Ön Çalışma 7.3.1 Register Ardışık devrelerin bir üyesi olan register; bir binary bilgiyi tutmak için kullanılan binar depolama hücreleri (flip-flop) grubundan olu register, N adet flip-floptan oluş haricinde kapılardan oluşan bir kombinasyonel devreyi de bir devrede flip-floplar binary bilgiyi depolama görevini, kapı devrelerinden olu kombinasyonel devre ise binary bilginin registerın ne zaman ve nasıl depolanaca eder. MSI devre olarak elde edilebilecek yardımcı kapı devreleri kullanılmaksızın sadece D tipi flip 7.1, D tipi flip-floptan oluşan 4 bitlik basit bir registera örnektir. Clock sinyal girişi (CP) dört giri sağlar. Clock sinyalinin uygulanması ile 4 depolanmış bilgiler registerın çıkı nokta, kullanılacak flip-flopların tetikleme tipine (clock giri D tipi latch’lerden seçilmiş ise, D giri edilecektir ve CP=1 olduğu sürece D giri olduğu anda ise D girişindeki bilgiler Q çıkı kalacaktır. Bir başka deyişle CP=0 olduktan sonra D giri çıkışlarına aktarılamayacaktır. Burada sözü edilen flip duyarlıdır (seviye tetikleme) ve LATCH olarak anılır. CP giri 37 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı ık lojik devrelerden olan REGISTER (Kaydedici) devrelerinin ve SHIFT REGISTER (kaydırmalı kaydedici) devrelerinin kurulması ve çalışma esaslarının incelenmesi. ık devrelerin bir üyesi olan register; bir binary bilgiyi tutmak için kullanılan binar flop) grubundan oluşan bir devre olarak tanımlanabilir. N floptan oluşur ve N-bit binary bilgiyi depolar. Bu register devresi flip an bir kombinasyonel devreyi de bünyelerinde bulundurabilirler. Böyle floplar binary bilgiyi depolama görevini, kapı devrelerinden olu kombinasyonel devre ise binary bilginin registerın ne zaman ve nasıl depolanaca MSI devre olarak elde edilebilecek birçok değişik register tipi mevcuttur. En basit register ise yardımcı kapı devreleri kullanılmaksızın sadece D tipi flip-floplardan olu şan 4 bitlik basit bir registera örnektir. Şekil 7.1 4-Bit register i (CP) dört girişte bulunan bilgilerin (I 4 -I 1 ) registera depolanmasını lar. Clock sinyalinin uygulanması ile 4-bitlik binary bilgi 4-bit registera kaydedilmi bilgiler registerın çıkışından (A 4 -A 1 ) gözlenebilir. Bir register dizaynında en önemli flopların tetikleme tipine (clock girişi) karar vermektir. E D tipi latch’lerden seçilmiş ise, D girişlerindeki bilgiler CP=1 iken Q çıkı u sürece D girişlerindeki bilgiler sürekli Q çıkışına aktarılacaktır. CP=0 indeki bilgiler Q çıkışında tutulmuş olacak, CP=1 oluncaya kadar böyle ka deyişle CP=0 olduktan sonra D girişlerine uygulanacak bilgiler Q larına aktarılamayacaktır. Burada sözü edilen flip-flop grubu clock palsının süresine duyarlıdır (seviye tetikleme) ve LATCH olarak anılır. CP girişi ise G şeklinde isim de masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma REGISTER (Kaydedici) devrelerinin ve SHIFT REGISTER ma esaslarının incelenmesi. ık devrelerin bir üyesi olan register; bir binary bilgiyi tutmak için kullanılan binary an bir devre olarak tanımlanabilir. N-bitlik bir bit binary bilgiyi depolar. Bu register devresi flip-floplar bünyelerinde bulundurabilirler. Böyle floplar binary bilgiyi depolama görevini, kapı devrelerinden oluşan kombinasyonel devre ise binary bilginin registerın ne zaman ve nasıl depolanacağını kontrol ik register tipi mevcuttur. En basit register ise floplardan oluşan registerdir. Şekil ) registera depolanmasını bit registera kaydedilmiş olur ve Bir register dizaynında en önemli i) karar vermektir. Eğer flip-floplar lerindeki bilgiler CP=1 iken Q çıkışlarına transfer şına aktarılacaktır. CP=0 olacak, CP=1 oluncaya kadar böyle uygulanacak bilgiler Q flop grubu clock palsının süresine i ise G şeklinde isim değiştirir. DENEY - 7 - ARDISIK LOJIK DEVRELERI 2 Önemli bir not olarak bilinmelidir ki Clock p düzenlemelerinde kullanılmamalıdır. Di zamanına duyarlı flip-floplar (kenar tetiklemeli) tercih edilmelidir. darbe süresine duyarlı flip-floplar grubuna bir bilgiyi kaydetmek için (saklı tutma) clock darbe süresinin pozitif (düşme) veya negatif (yükselme) darbe süresinin de beklemek gerekir (Şekil 6.9’daki seviye tetiklemeli D flip ise bilginin kayıt edilmesinde bir zaman gecikmesi meydana getirir. Bu durum kullanımda ise bazı zorluklara yol açabilir. Buna kar çalışan flip-floplar (kenar tetiklemeli) üzerinde diğer seviyeye geçtiği anda (seviye de bir zaman gecikmesi söz konusu olmayacaktır. Bu durumda daha güvenilir bir depolama i getirilmiş olacaktır. Sonuç olarak; clock palsının geçi clock palsının süresine duyarlı flip bilgiler transfer etme işlemi, registerı yükleme (loading) olarak adlandırılır. E bilgiler aynı anda tek bir clock palsı ile yükleniyorsa, register paralel olara Şekil 7.1’deki register devresinde giri tek bir clock palsı ile yüklenmektedir. Di depolanmasını kontrol eden bir ENABLE sinyali olarak tanımlanabilir. RS flip-floplardan oluşan ve yükleme kontrol gi görülmektedir. Bu devre Şekil kontrol girişi ile AND’lenerek RS flip depolama işleminin LOAD kontrol giri flip–floplara uygulanmasına kar giriş durumundadır. Şekil 7.3’den görüldü yardımıyla flip-flop’un R ve S giri LOAD=o ise R ve S her ikisi de lojik 0 de değiştirmeyecektir. Yani I giriş olduğunda I girişine uygulanan bilgi; iki AND kapısı ve bir INVERTER’den olu kombinasyonel devre yardımıyla da flip 38 Önemli bir not olarak bilinmelidir ki Clock palslarının süresine duyarlı flip düzenlemelerinde kullanılmamalıdır. Diğer bir deyişle; ardışık devrelerde clock palsının geçi floplar (kenar tetiklemeli) tercih edilmelidir. Bunun nedeni ise floplar grubuna bir bilgiyi kaydetmek için (saklı tutma) clock darbe me) veya negatif (yükselme) darbe süresinin değ 6.9’daki seviye tetiklemeli D flip-flopların çalışmasına ise bilginin kayıt edilmesinde bir zaman gecikmesi meydana getirir. Bu durum kullanımda ise bazı zorluklara yol açabilir. Buna karşılık, clock darbesinin sadece geçiş floplar (kenar tetiklemeli) üzerinde depolanacak bilgi, clock palsının bir seviyeden i anda (seviye değişme anı) flip-floplar üzerinde depolanaca bir zaman gecikmesi söz konusu olmayacaktır. Bu durumda daha güvenilir bir depolama i Şekil 7.2 Clock işaretlerinin özellikleri Sonuç olarak; clock palsının geçiş zamanına duyarlı flip-floplar grubu REGISTER, buna kar clock palsının süresine duyarlı flip-floplar grubu ise LATCH olarak anılır.Bir registere yeni lemi, registerı yükleme (loading) olarak adlandırılır. E bilgiler aynı anda tek bir clock palsı ile yükleniyorsa, register paralel olara 7.1’deki register devresinde girişlerdeki bütün bilgiler paralel olarak CP giri tek bir clock palsı ile yüklenmektedir. Diğer bir deyişle, CP registera yeni bilgilerin depolanmasını kontrol eden bir ENABLE sinyali olarak tanımlanabilir. Şekil an ve yükleme kontrol girişine (Load Control Input) sahip 4 Şekil 7.1’den farklı yapıdadır. Depolanmak istenen bilgiler LOAD i ile AND’lenerek RS flip-flop girişlerine uygulanmaktadır. Bunun anlamı ise ontrol girişine bağımlı olmasıdır. Clock darbelerinin sürekli floplara uygulanmasına karşılık LOAD kontrol girişi, registerın işlemlerini kontrol eden 7.3’den görüldüğü gibi iki AND kapısı, bir INVERTER ve I giri flop’un R ve S girişlerine uygulanacak bilgi tayin edilmi LOAD=o ise R ve S her ikisi de lojik 0 değerine sahip olacaktır ve flip tirmeyecektir. Yani I girişindeki bilgi flip-flop girişine uygulanmamış ine uygulanan bilgi; iki AND kapısı ve bir INVERTER’den olu kombinasyonel devre yardımıyla da flip-flop’a depolanmış olacaktır. alslarının süresine duyarlı flip–floplar register ık devrelerde clock palsının geçiş Bunun nedeni ise şudur; clock floplar grubuna bir bilgiyi kaydetmek için (saklı tutma) clock darbe me) veya negatif (yükselme) darbe süresinin değişim gösterdiği anı şmasına bakınız). Bu süre ise bilginin kayıt edilmesinde bir zaman gecikmesi meydana getirir. Bu durum kullanımda ise ılık, clock darbesinin sadece geçiş anına bağımlı olarak depolanacak bilgi, clock palsının bir seviyeden floplar üzerinde depolanacağından herhangi bir zaman gecikmesi söz konusu olmayacaktır. Bu durumda daha güvenilir bir depolama işlemi floplar grubu REGISTER, buna karşılık floplar grubu ise LATCH olarak anılır.Bir registere yeni lemi, registerı yükleme (loading) olarak adlandırılır. Eğer registera bütün bilgiler aynı anda tek bir clock palsı ile yükleniyorsa, register paralel olarak yüklenmiş denir. ak CP girişine uygulanan le, CP registera yeni bilgilerin Şekil 7.3’deki devrede ise ine (Load Control Input) sahip 4-bitlik register 7.1’den farklı yapıdadır. Depolanmak istenen bilgiler LOAD lerine uygulanmaktadır. Bunun anlamı ise ımlı olmasıdır. Clock darbelerinin sürekli şekilde i, registerın işlemlerini kontrol eden ü gibi iki AND kapısı, bir INVERTER ve I girişi lerine uygulanacak bilgi tayin edilmiş olacaktır. Eğer erine sahip olacaktır ve flip-flop durumunu ine uygulanmamış olacaktır. LOAD=1 ine uygulanan bilgi; iki AND kapısı ve bir INVERTER’den oluşan DENEY - 7 - ARDISIK LOJIK DEVRELERI 2 Şekil 7.3 Clear girişi ise registerın üzerinde depolanmı olduğunda depolanmış bilgiler silinir ve CLEAR=1 oldu çalışma özelliklerini sürdürür. 7.3.2 Shift register Üzerindeki bilgiyi sağ ya da sol do shift registerın yapısı arka arkaya kaskad olarak ba yapıda her flip-flop’un çıkışı bir sonraki flip flopların clock girişleri paralel olarak ba gibi sadece flip-floplardan olu kaydırılmış olur. Kaydırma işlemi (shift operation) esnasında shift regi seri girişten uygulanır. 39 ekil 7.3 4 Bit register (paralel yüklemeli) gisterın üzerinde depolanmış olan bilgilerin silinmesini sa bilgiler silinir ve CLEAR=1 olduğunda register etkilenmeden normal ya da sol doğrultuda kaydırabilen registera SHIFT REGISTER denir. Bir shift registerın yapısı arka arkaya kaskad olarak bağlanmış flip-floplar zincirinden olu flop’un çıkışı bir sonraki flip-flop’un girişine bağlanmaktadır ve bütün flip leri paralel olarak bağlanmıştır. En basit shift register Ş floplardan oluşur. Her clock darbesi sonunda registerlardaki bilgiler bir sa olur. Kaydırma işlemi (shift operation) esnasında shift registerda kaydırılacak bilgiler olan bilgilerin silinmesini sağlar. CLEAR=0 unda register etkilenmeden normal da kaydırabilen registera SHIFT REGISTER denir. Bir floplar zincirinden oluşur. Bu lanmaktadır ve bütün flip- En basit shift register Şekil 7.4’de görüldüğü ur. Her clock darbesi sonunda registerlardaki bilgiler bir sağa sterda kaydırılacak bilgiler DENEY - 7 - ARDISIK LOJIK DEVRELERI 2 Shift registerın seri çıkışından her kaydırma i edilmiş olur. Ayrıca her flip-flop’un Q çıkı Genel olarak shift registerlar paralel dijital bilgiyi seri dijital bilgiye, ya da seri dijital bilgiyi paralel dijital bilgiye dönüştürebilir. Ayrıca bu çevrimler esnasında çevrimin yönü de seçilebilir (74164 ve 74165 entegrelerine bakınız). inceleyelim. Dört bitlik shift registerda ilk olarak 0111 dijital bilgisi depolu oldu edilirse, shift registere uygulanacak her clock darbesinde bir bit sa sonunda ise daha önce depolanmı olacaktır. Bu olaylar sırasında seri giri olacaktır (Şekil 7.5). Bu esnada shift registerdaki kaydırma ediniz. Şekil 7.5 Shift registerda kaydırma i 7.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • CADET Masterlab deney seti • 1 adet 74LS164 • 1 adet 74LS165 • 1 adet 74LS174 • 1 adet 74LS194 • 1 adet 270 ohm direnç • Bağlantı kabloları 40 Şekil 7.4 En Basit Shift Register ından her kaydırma işlemi sonunda çıkışına aktarılacak bilgiler elde flop’un Q çıkışları, beraberce paralel çıkış olarak da kullanılabilir. Genel olarak shift registerlar paralel dijital bilgiyi seri dijital bilgiye, ya da seri dijital bilgiyi ştürebilir. Ayrıca bu çevrimler esnasında çevrimin yönü de seçilebilir 65 entegrelerine bakınız). Örnek olarak seri bilginin paralele çevrilmesini inceleyelim. Dört bitlik shift registerda ilk olarak 0111 dijital bilgisi depolu oldu edilirse, shift registere uygulanacak her clock darbesinde bir bit sağa kayacak ve 4 c sonunda ise daha önce depolanmış bulunan bilginin tamamı seri çıkış olacaktır. Bu olaylar sırasında seri girişten uygulanacak bilgiler shift registera depol 7.5). Bu esnada shift registerdaki kaydırma işleminin sağa do Shift registerda kaydırma işleminde adımlar 7.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları CADET Masterlab deney seti ına aktarılacak bilgiler elde ş olarak da kullanılabilir. Genel olarak shift registerlar paralel dijital bilgiyi seri dijital bilgiye, ya da seri dijital bilgiyi türebilir. Ayrıca bu çevrimler esnasında çevrimin yönü de seçilebilir Örnek olarak seri bilginin paralele çevrilmesini inceleyelim. Dört bitlik shift registerda ilk olarak 0111 dijital bilgisi depolu olduğu kabul a kayacak ve 4 clock darbesi bulunan bilginin tamamı seri çıkıştan dışarıya atılmış ten uygulanacak bilgiler shift registera depolanmış ğa doğru olduğuna dikkat DENEY - 7 - ARDISIK LOJIK DEVRELERI 2 7.5 Deney Çalışması 1. 74LS174 IC paketi yardımı ile 6 bitlik register kurunuz. Giri bilgileri kayıt etmeye çalışınız. 2. 74LS164 IC paketi yardımı ile 10101010 ve 11110000 seri dönüştürünüz. 3. 74Ls165 IC paketi yardımı ile 10101010 ve 11110000 paralel bilgilerini seri bilgiye dönüştürünüz. 4. 74LS194 IC paketi yardımı ile herhangi bir seri bilgiyi sa 7.6 Deney D le D lgili Sorular 1. Şekil 7.3’deki register devresini D tipi flip 2. 4-bitlik bir shift registerda yüklü bulunan bilgiyi seri olarak ba aktarılmak istenmektedir. Gerekli devreyi blok adım adım tablo halinde gösteriniz. 7.7 Katalog Bilgisi 1. 74LS164 Katalog bilgileri 2. 74LS165 Katalog bilgisi 3. 74LS174 Katalog bilgisi 41 74LS174 IC paketi yardımı ile 6 bitlik register kurunuz. Girişlerine rastgele bilgiler vererek bu şınız. 74LS164 IC paketi yardımı ile 10101010 ve 11110000 seri bilgilerini paralel bilgiye 74Ls165 IC paketi yardımı ile 10101010 ve 11110000 paralel bilgilerini seri bilgiye 74LS194 IC paketi yardımı ile herhangi bir seri bilgiyi sağa sola kaydırarak paralele çeviriniz. 7.3’deki register devresini D tipi flip–floplarla gerçekleştiriniz. bitlik bir shift registerda yüklü bulunan bilgiyi seri olarak başka bir 4 aktarılmak istenmektedir. Gerekli devreyi blok şema olarak dönüştürünüz ve transfer i adım adım tablo halinde gösteriniz. 1. 74LS164 Katalog bilgileri 2. 74LS165 Katalog bilgisi 3. 74LS174 Katalog bilgisi 4. 74LS194 Katalog bilgisi lerine rastgele bilgiler vererek bu bilgilerini paralel bilgiye 74Ls165 IC paketi yardımı ile 10101010 ve 11110000 paralel bilgilerini seri bilgiye a sola kaydırarak paralele çeviriniz. ka bir 4-bitlik shift registera nüz ve transfer işlemlerini 1. 74LS164 Katalog bilgileri 2. 74LS165 Katalog bilgisi 4. 74LS194 Katalog bilgisi DENEY - 7 - ARDISIK LOJIK DEVRELERI 2 8.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 8.2 Deneyin Amacı Ardışık devrelerden olan sayıcı 8.3 Ön Bilgiler Girişine clock palslarının uygulanması ile durumunu, önceden belirlenen bir sıra dâhilinde değiştiren ardışık devrelere sayıcı (counter) denir. Sayma palsları (count pulses) olarak d giriş palsları bir clock palsı üretecinden sa zaman aralıklarında ya da rastgele (random) de sa kapsayan hemen hemen her sistemde yaygın olarak görü olayın kaç kere oluştuğunun sayılmasında ve dijital sistemlerde i gerekli olan zamanlamanın elde edilmesinde kullanılır. Binary bir sırayı takip eden bir sayıcı; olarak adlandırılı flop’tan oluşur. N bitlik bir binary sayıcı, binary form da 0 (sıfır)’dan 2 bir sayıcının durum diyagramı Ş Şekil 8.1 Şekilden de görüldüğü gibi, daireler sayıcının alabilece palsı uygulandığında sayıcı ş durumunda iken maksimum sayma de yardımı ile tekrar 000 durumuna, yani ba (Medium Scale Integration) sayıcılar genel olarak iki grupta ele alınabilirler. Bunlar; RIPPLE sayıcılar SENKRON sayıcılardır. 42 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı ık devrelerden olan sayıcı devrelerin kurulması ve çalışma esaslarının incelenmesi. ine clock palslarının uygulanması ile durumunu, önceden belirlenen bir sıra dâhilinde ık devrelere sayıcı (counter) denir. Sayma palsları (count pulses) olarak d palsları bir clock palsı üretecinden sağlanabildiği gibi, harici başka bir kaynaktan belirli zaman aralıklarında ya da rastgele (random) de sağlanabilir. Sayıcılar dijital lojik devreleri kapsayan hemen hemen her sistemde yaygın olarak görülen devrelerdir. Genel olarak; belirli bir unun sayılmasında ve dijital sistemlerde işlemlerin kontrol edilmesi için gerekli olan zamanlamanın elde edilmesinde kullanılır. Binary bir sırayı takip eden bir sayıcı; olarak adlandırılır ve N bitlik bir binary sayıcı N adet flip ur. N bitlik bir binary sayıcı, binary form da 0 (sıfır)’dan 2 N -1’e kadar sayar. 3 bitlik yıcının durum diyagramı Şekil 8.1’de görülmektedir. Üç bitlik binary sayıcı için durum diyagramı ü gibi, daireler sayıcının alabileceği her durumu göstermektedir. Her clock ında sayıcı şekilde görüldüğü gibi bir sonraki durumu alacaktır. Sayıcı 111 durumunda iken maksimum sayma değerine ulaşmış olacak ve yeni uygulanan clock palsı yardımı ile tekrar 000 durumuna, yani başlangıç sayma durumuna geçmi (Medium Scale Integration) sayıcılar genel olarak iki grupta ele alınabilirler. Bunlar; RIPPLE sayıcılar SENKRON sayıcılardır. masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma ma esaslarının incelenmesi. ine clock palslarının uygulanması ile durumunu, önceden belirlenen bir sıra dâhilinde ık devrelere sayıcı (counter) denir. Sayma palsları (count pulses) olarak da bilinen şka bir kaynaktan belirli lanabilir. Sayıcılar dijital lojik devreleri len devrelerdir. Genel olarak; belirli bir lemlerin kontrol edilmesi için r ve N bitlik bir binary sayıcı N adet flip- 1’e kadar sayar. 3 bitlik i her durumu göstermektedir. Her clock ü gibi bir sonraki durumu alacaktır. Sayıcı 111 olacak ve yeni uygulanan clock palsı langıç sayma durumuna geçmiş olacaktır. MSI (Medium Scale Integration) sayıcılar genel olarak iki grupta ele alınabilirler. Bunlar; RIPPLE DENEY - 8 - ASENKRON SAYICILAR 8.3.1 Ripple sayıcılar Bir binary ripple sayıcı T ya da JK flip gerçekleştirilir. Şekil 8.2’den de görüldü kullanıldığına dikkat ediniz. Şekil flop’un J ve K girişleri sürekli olarak lojik 1 durumundadır. En az a kullanılan ilk flip-flop’a clock palsları uygulanmaktadır. Di flop’un Q çıkışı CP olarak kullanılmaktadır. Sayma işlemi; clock palslarının alçalan kenarlarıyla ya da clock palslarının 1’den 0’a geçi anında meydana gelmektedir. Ş ripple sayıcı 0000’dan 1111’e kadar sayan bir yukarı sayıcıdır (Up Counter). E çıkışları her FF’un Q çıkışları yerine Q 0000’a doğru sayan bir aşağı sayıcı (Down Count pozitif kenar tetiklemeli FF’larla da gerçekle Q yerine her FF’un Q ’ çıkışlarından almamız gerekecekti. Sayıcılar 2, 3, 4, 5,… bitlik olabilecekleri gibi istenilen de yapılabilir. Örnek olarak Şekil 8.3 bir BCD sayıcıyı göstermektedir. BCD sayıcı 0000’dan 1001’e kadar (0-9) sayan özel bir sayıcıdır. Bu sayıcı 1001 de durumuna döner. 43 Bir binary ripple sayıcı T ya da JK flip-flop’ların seri olarak birbirlerine ba 8.2’den de görüldüğü gibi her flip-flop’un en az ağ ına dikkat ediniz. Şekil 8.2’de 4-bitlik bir binary ripple sayıcı görülmektedir. Her flip leri sürekli olarak lojik 1 durumundadır. En az ağ flop’a clock palsları uygulanmaktadır. Diğer flip-floplar ise bir önceki flip ı CP olarak kullanılmaktadır. Şekil 8.2 4 Bitlik binary ripple sayıcı lemi; clock palslarının alçalan kenarlarıyla ya da clock palslarının 1’den 0’a geçi anında meydana gelmektedir. Şekil 8.2’de görülen ve asenkron sayıcı olarak da ripple sayıcı 0000’dan 1111’e kadar sayan bir yukarı sayıcıdır (Up Counter). E şları yerine Q ’ çıkışlarından alınmış olsaydı, bu sayıcı 1111’den ba ş ğı sayıcı (Down Counter) olacaktı. Aşağı doğ pozitif kenar tetiklemeli FF’larla da gerçekleştirebilirdik. Bu durumda aşağ şlarından almamız gerekecekti. Şekil 8.3 BCD ripple sayıcı bitlik olabilecekleri gibi istenilen değerlere kadar sayabilecek Şekil 8.3 bir BCD sayıcıyı göstermektedir. BCD sayıcı 0000’dan 9) sayan özel bir sayıcıdır. Bu sayıcı 1001 değerine ulaştıktan sonra tekr flop’ların seri olarak birbirlerine bağlanmasıyla flop’un en az ağırlıklı (LSB) bit için bitlik bir binary ripple sayıcı görülmektedir. Her flip- leri sürekli olarak lojik 1 durumundadır. En az ağırlıklı bit (LSB) için floplar ise bir önceki flip- lemi; clock palslarının alçalan kenarlarıyla ya da clock palslarının 1’den 0’a geçiş ekil 8.2’de görülen ve asenkron sayıcı olarak da adlandırılabilen ripple sayıcı 0000’dan 1111’e kadar sayan bir yukarı sayıcıdır (Up Counter). Eğer sayıcının olsaydı, bu sayıcı 1111’den başlayıp ı doğru sayan bir sayıcıyı şağı sayıcının çıkışlarını erlere kadar sayabilecek şekilde de ekil 8.3 bir BCD sayıcıyı göstermektedir. BCD sayıcı 0000’dan ştıktan sonra tekrar 0000 DENEY - 8 - ASENKRON SAYICILAR Şekil 8.4 Sayıcının istenilen de Pratik olarak, istenilen n değere kadar sayan ve tekrar 0000 durumuna dönen bir sa kurulabilir. Şekil 8.4’de görüldü sayıcının tekrar 0000 durumuna dönmesini sa üretilmesi ile ve bu sinyalin sayıcıdaki her FF’un CLEAR uçlarına ula lojik 0 durumuna gelecek ve ba bir sayıcı için gerekli lojik devre 8.3.2 Display etme Herhangi bir binary bilginin anlamlı bir segment display) olarak yedi elde edilirler. Ortak anot (Common anode) ve ortak katot (Common cathode) olmak üzere iki ayrı tipi vardır. Bir bilgiyi anlamlı şekilde gösterebilmek için bu bilginin özel bir decoder yardı uygulanması gerekir (Şekil 8.6). Bu decoder; bir binary bilginin display’e nasıl uygulanaca işlemi için Cadet Masterlab üzerinde kod çözücü entegre ve display ba bulunmaktadır. Bu nedenle de 44 Sayıcının istenilen değere kadar saydırılması Pratik olarak, istenilen n değere kadar sayan ve tekrar 0000 durumuna dönen bir sa 8.4’de görüldüğü gibi istenilen sayma değerine gelindi sayıcının tekrar 0000 durumuna dönmesini sağlayan RESET sinyalini üretecektir. Bu sinyalin üretilmesi ile ve bu sinyalin sayıcıdaki her FF’un CLEAR uçlarına ulaşmasıyla her FF’un çıkı lojik 0 durumuna gelecek ve başlangıç sayma durumuna geçilmiş olacaktır. 1010’a kadar sayan çin gerekli lojik devre Şekil 8.4’de görülmektedir. Herhangi bir binary bilginin anlamlı bir şekilde gözlenebilmesi için 7-parçalı display (Seven tane LED’in Şekil 8.5’de görüldüğü gibi oluş Ortak anot (Common anode) ve ortak katot (Common cathode) olmak üzere iki ayrı tipi vardır. ekilde gösterebilmek için bu bilginin özel bir decoder yardı 8.6). Bu decoder; bir binary bilginin display’e nasıl uygulanacağını göstermektedir. Display etme lemi için Cadet Masterlab üzerinde kod çözücü entegre ve display ba bulunmaktadır. Bu nedenle deneyler esnasında kod çözücü entegre kullanılmamaktadır. ere kadar sayan ve tekrar 0000 durumuna dönen bir sayıcı şöyle e gelindiğinde lojik devre, layan RESET sinyalini üretecektir. Bu sinyalin şmasıyla her FF’un çıkışı olacaktır. 1010’a kadar sayan parçalı display (Seven ü gibi oluşturulması sonucunda Ortak anot (Common anode) ve ortak katot (Common cathode) olmak üzere iki ayrı tipi vardır. ekilde gösterebilmek için bu bilginin özel bir decoder yardımı ile display’e ını göstermektedir. Display etme lemi için Cadet Masterlab üzerinde kod çözücü entegre ve display bağlantısı hazır neyler esnasında kod çözücü entegre kullanılmamaktadır. DENEY - 8 - ASENKRON SAYICILAR Ş 8.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • CADET Masterlab deney seti • 1 adet 74LS20 • 1 adet 74LS21 • 2 adet 74LS73 • 1 adet 74LS90 • 1 adet 74LS93 • Bağlantı Kabloları 45 Şekil 8.5 7-Segmentli display yapısı Şekil 8.6 Bir binary bilginin display edilmesi 8.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları CADET Masterlab deney seti Bir binary bilginin display edilmesi DENEY - 8 - ASENKRON SAYICILAR 8.5 Deney Çalışması 1. 74LS73 IC paketleri yardımıyla ripple sayıcıyı kurunuz. Çıkı çalışmasını gözleyiniz. 2. 74LS73 IC paketleri yardımıyla kurdu sayan ve duran ripple sayıcı olarak düzenleyiniz. Çıkı çalışmasını gözleyiniz. 3. 74LS90 IC paketi yardımı ile BCD ripple sayıcıyı kurunuz. Çıkı çalışmasını gözleyiniz. 4. Yukarıdaki çalışmayı sayıcının çıkı 5. 74LS93 IC paketi yardımıyla 4 bitlik ripple sayıcıyı kurunuz. Çıkı DISPLAY bağlayarak çalışmasını inceleyiniz. 6. 74LS93 IC paketi yardımı ile kurdu düzenleyiniz. Çalışmasını gözleyiniz. 8.6 Deney D le D lgili Sorular 1. 3 adet BCD ripple sayıcı yardımıyla 0’dan 999’a kadar sayan ve display eden devreyi gerçekleştiriniz. 2. Şekil 8.2’deki ripple sayıcıdaki negatif kenar te kullanılırsa ne olur? Bu durumu inceleyiniz. 3. D leriye ve geriye doğru sayabilen bir sayıcı dizayn ediniz. 4. Ripple sayıcı yardımıyla 21’e kadar sayan bir sayıcı dizayn ediniz. 8.7 Katalog Bilgileri 1.74LS20 Katalog bilgisi 2. 74LS21 Katalog bilgisi 46 74LS73 IC paketleri yardımıyla ripple sayıcıyı kurunuz. Çıkışlarına LED ba 74LS73 IC paketleri yardımıyla kurduğunuz ripple sayıcı desimal on dört (14) de sayan ve duran ripple sayıcı olarak düzenleyiniz. Çıkışlarına LED ve DISPLAY ba 74LS90 IC paketi yardımı ile BCD ripple sayıcıyı kurunuz. Çıkışlarına LED ba mayı sayıcının çıkışlarını DISPLAY bağlayarak tekrar ediniz. 74LS93 IC paketi yardımıyla 4 bitlik ripple sayıcıyı kurunuz. Çıkışlarına LED, daha sonra şmasını inceleyiniz. 74LS93 IC paketi yardımı ile kurduğunuz devreyi 0110’a kadar sayan sayıcı olarak masını gözleyiniz. 3 adet BCD ripple sayıcı yardımıyla 0’dan 999’a kadar sayan ve display eden devreyi 8.2’deki ripple sayıcıdaki negatif kenar tetiklemeli FF yerine pozitif kenar tetiklemeli FF kullanılırsa ne olur? Bu durumu inceleyiniz. ru sayabilen bir sayıcı dizayn ediniz. Ripple sayıcı yardımıyla 21’e kadar sayan bir sayıcı dizayn ediniz. Katalog bilgisi 2. 74LS21 Katalog bilgisi şlarına LED bağlayarak desimal on dört (14) değerine kadar larına LED ve DISPLAY bağlayarak şlarına LED bağlayarak layarak tekrar ediniz. şlarına LED, daha sonra eyi 0110’a kadar sayan sayıcı olarak 3 adet BCD ripple sayıcı yardımıyla 0’dan 999’a kadar sayan ve display eden devreyi tiklemeli FF yerine pozitif kenar tetiklemeli FF Katalog bilgisi 2. 74LS21 Katalog bilgisi DENEY - 8 - ASENKRON SAYICILAR 3. 74LS73 Katalog bilgisi 4. 74LS90 Katalog bilgisi 47 3. 74LS73 Katalog bilgisi 4. 74LS90 Katalog bilgisi 5. 74LS93 Katalog bilgisi 3. 74LS73 Katalog bilgisi 4. 74LS90 Katalog bilgisi DENEY - 8 - ASENKRON SAYICILAR 9.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 9.2 Deneyin Amacı Sayıcı tiplerinin incelenmesi ve 9.3 Ön Bilgiler 9.3.1 Senkron sayıcı Senkron sayıcıları ripple sayıcılardan ayıran en önemli özellik; Clock palsının senkron sayıcıdaki her flip-flop’a aynı anda uygulanmasıdır. Şekil 9.1’den de görüldüğü gi durumunda değildir. Herhangi bir flip erişeceğini sayacının sayma düzenine göre bir önceki flip 9.3.2 Ring sayıcı Ring sayıcılar özel bir sayma tekni kadar sayma işleminden sonra tekrar kendili devresi Şekil 9.2’de görülmektedir. 48 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı Sayıcı tiplerinin incelenmesi ve senkron yapıdaki sayıcı devrelerin kurulması. Senkron sayıcıları ripple sayıcılardan ayıran en önemli özellik; Clock palsının senkron sayıcıdaki flop’a aynı anda uygulanmasıdır. ğü gibi senkron sayıcıda her flip-flop’un J ve K giri ildir. Herhangi bir flip–flop’un J ve K girişlerinin lojik 1 durumuna ne zaman ini sayacının sayma düzenine göre bir önceki flip-flop’un Q çıkışı tayin etmektedir. Şekil 9.1 4-bitlik senkron sayıcı Ring sayıcılar özel bir sayma tekniğine sahip sayıcılardır. En büyük özellikleri belirli bir de leminden sonra tekrar kendiliğinden başa dönmesidir. Temel 9.2’de görülmektedir. masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma senkron yapıdaki sayıcı devrelerin kurulması. Senkron sayıcıları ripple sayıcılardan ayıran en önemli özellik; Clock palsının senkron sayıcıdaki flop’un J ve K girişleri sürekli lojik 1 lerinin lojik 1 durumuna ne zaman şı tayin etmektedir. ine sahip sayıcılardır. En büyük özellikleri belirli bir değere a dönmesidir. Temel bir RD NG SAYICI DENEY - 9 - SENKRON SAYICILAR Pratikte çok geniş uygulama alanlarına sahip olan bu sayıcı yapısında en a olan FF’nun çıkışı en az ağırlıklı de D stenilen bir değere kadar sayan ve ba görülmektedir. Bu yapıda en azından bir FF ba 9.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • CADET Masterlab deney seti • 2 Adet 74LS74 • 2 Adet 74LS76 • 1 Adet 74LS47 • 1 Adet74LS04 • Bağlantı Kabloları 49 Şekil 9.2 Temel ring sayıcı yapısı uygulama alanlarına sahip olan bu sayıcı yapısında en a ğırlıklı değere sahip FF’nun girişine bağlanarak gerçekle ere kadar sayan ve başa dönen bir RD NG SAYICI devresi görülmektedir. Bu yapıda en azından bir FF başlangıçta lojik 1 değerine set edilmi Şekil 9.3 Ring sayıcı ile lojik kontrol Cihazlar ve Devre Elemanları CADET Masterlab deney seti uygulama alanlarına sahip olan bu sayıcı yapısında en ağırlıklı değere sahip lanarak gerçekleştirilir. NG SAYICI devresi ise Şekil 9.3’de erine set edilmiş olmalıdır. DENEY - 9 - SENKRON SAYICILAR 9.5 Deney Çalışması 1. 74LS76 IC Paketleri yardımıyla 4 bitlik senkron sayıcı tasarlayınız. Çıkı DISPLAY bağlayarak çalışmasını inceleyiniz. 2. 74LS76 TC paketleri yardımı ile kurdu düzenleyiniz. Çalışmasını gözleyin 3. 74LS74 TC Paketleri yardımıyla 4 bağlayarak çalışmasını gözleyiniz. 4. 74LS74 TC Paketleri yardımıyla kurdu dönecek şekilde yeniden düzenleyiniz. Çıkı gözleyiniz. 9.6 Deney D le D lgili Sorular 1. Senkron sayıcı kullanarak 1010’a kadar sayan ve sayma i devreyi gerçekleştiriniz. 2. Senkron sayıcı kullanarak 1100’a kadar sayan ve sa sayıcı devreyi gerçekleştiriniz. 3. Senkron sayıcı kullanarak desimal on iki (12), yirmi dört (24), altmı sayan sayıcı devrelerini dizayn ediniz. 4. 0 ile 24 Saatleri arasını gösterebilecek bir s 5. 1 KHz’lik bir frekans jeneratöründen 1 Hz’lik bir frekans elde edebilecek devreyi tasarlayınız. 9.7 Katalog Bilgileri 50 74LS76 IC Paketleri yardımıyla 4 bitlik senkron sayıcı tasarlayınız. Çıkı şmasını inceleyiniz. 74LS76 TC paketleri yardımı ile kurduğumuz devreyi 0110’a kadar sayan sayıcı olarak masını gözleyiniz. 74LS74 TC Paketleri yardımıyla 4-bitlik ring sayıcı devresi kurunuz. Çıkı masını gözleyiniz. 74LS74 TC Paketleri yardımıyla kurduğunuz 4-bitlik ring sayıcıyı 0100 de ekilde yeniden düzenleyiniz. Çıkışlara LED ve display bağ Senkron sayıcı kullanarak 1010’a kadar sayan ve sayma işlemini 1010’da durduran bir sayıcı Senkron sayıcı kullanarak 1100’a kadar sayan ve sayma işlemi sonunda tekrar ba tiriniz. Senkron sayıcı kullanarak desimal on iki (12), yirmi dört (24), altmış (60) de sayan sayıcı devrelerini dizayn ediniz. 0 ile 24 Saatleri arasını gösterebilecek bir saat devresi dizayn ediniz. 1 KHz’lik bir frekans jeneratöründen 1 Hz’lik bir frekans elde edebilecek devreyi tasarlayınız. 1. 74LS47 Katalog bilgisi 74LS76 IC Paketleri yardımıyla 4 bitlik senkron sayıcı tasarlayınız. Çıkışlarına LED veya umuz devreyi 0110’a kadar sayan sayıcı olarak bitlik ring sayıcı devresi kurunuz. Çıkışlarına LED bitlik ring sayıcıyı 0100 değerlerinde başa lara LED ve display bağlayarak çalışmasını lemini 1010’da durduran bir sayıcı lemi sonunda tekrar başa dönen bir Senkron sayıcı kullanarak desimal on iki (12), yirmi dört (24), altmış (60) değerlerine kadar 1 KHz’lik bir frekans jeneratöründen 1 Hz’lik bir frekans elde edebilecek devreyi tasarlayınız. DENEY - 9 - SENKRON SAYICILAR 10.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı raporu olarak hazırlayınız. 10.2 Deneyin Amacı Mikroişlemci (microprocessor) ve olan Aritmetik Lojik Dş lem Biriminin tanınması ve çalı 10.3 Ön Bilgiler 10.3.1 Aritmetik lojik işlem birimine giri Bilindiği gibi kontrol sistemlerinde yapılan i Denetleme işlemleri ise temel aritmetik ve lojik i ve lojik işlemleri gerçekleştirmek amacı ile tasarlanan devrelere Aritmetik Lojik (ALU) denilmektedir. 10.3.2 74LS181 Aritmetik lojik i 74LS181 IC entegresi yüksek hızlı, 4 bit paralel i devresidir. 16 lojik işlem fonksiyonunu ve iki de gerçekleştirebilmektedir. Şek 74LS181’in çalışma tablosu görülmektedir. Şekil 10.1 74LS181 ALU blok diyagramı ve bacak tanımlamaları 51 masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalı lemci (microprocessor) ve Mikrokontroler (microcontroller) sistemlerinin temel yapıta lem Biriminin tanınması ve çalışmasının incelenmesi. lem birimine giriş i gibi kontrol sistemlerinde yapılan işler temel olarak denetleme esasına dayanmaktadır. lemleri ise temel aritmetik ve lojik işlemler gerektirir. Temel olarak sadece aritmetik ştirmek amacı ile tasarlanan devrelere Aritmetik Lojik 74LS181 Aritmetik lojik işlem birimi 74LS181 IC entegresi yüksek hızlı, 4 bit paralel işlem kabiliyetine sahip müstakil bir ALU lem fonksiyonunu ve iki değişkenli 15 aritmetik i Şekil 10.1’de 74LS181’in bacak bağlantıları ve Tablo ma tablosu görülmektedir. 74LS181 ALU blok diyagramı ve bacak tanımlamaları masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma Mikrokontroler (microcontroller) sistemlerinin temel yapıtaşı masının incelenmesi. olarak denetleme esasına dayanmaktadır. lemler gerektirir. Temel olarak sadece aritmetik tirmek amacı ile tasarlanan devrelere Aritmetik Lojik Dş lem Birimi lem kabiliyetine sahip müstakil bir ALU kenli 15 aritmetik işlem fonksiyonunu lantıları ve Tablo 10.1’de 74LS181 ALU blok diyagramı ve bacak tanımlamaları DENEY - 10 - ALU Tablo 10.1 Elemanın A 0 -A 3 ve B 0 -B 3 bacakları giri (toplam dört adet) bacakları işlem seçme bacaklarıdır. M baca seçmede kullanılır (M=lojik 1 ise IC LOJ ifade eder). 4 adet seçme baca bulunmaktadır. F 0 -F 3 bacakları ise çıkış bacakları olup, i 0’da aktif) C n bacağı elde giri tutulmaktadır. Lojik işlemler sırasında önemi yoktur. A ve B bilgilerinin e (A=B) on dört numaralı bacak lojik 1 de 10.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları • 1 adet Protoboard • 1 adet AVO Metre • 1 adet 74LS181 • 10 adet LED Diyot • 1 adet 270 ohm Direnç • Bağlantı kabloları 52 Tablo 10.1 74LS181 ALU çalışma tablosu bacakları giriş işlem (operant) bacaklarıdır (lojik 0’da aktif) S (toplam dört adet) bacakları işlem seçme bacaklarıdır. M bacağı ise IC elemanın çalı seçmede kullanılır (M=lojik 1 ise IC LOJD K DŞ LEVD M=0 ise IC ARD TMET de eder). 4 adet seçme bacağı bulunması nedeniyle devrenin 2 4 =16 değ bacakları olup, işlem sonucu bu bacaklardan görülebilmektedir (lojik ı elde giriş bacağı olup sadece aritmetik işlemler sırasında i lemler sırasında önemi yoktur. A ve B bilgilerinin e (A=B) on dört numaralı bacak lojik 1 değerini alarak, A ve B bilgilerinin denkli Cihazlar ve Devre Elemanları lem (operant) bacaklarıdır (lojik 0’da aktif) S 0 -S 3 ı ise IC elemanın çalışma modunu TMETD K DŞ LEM modlarını =16 değişik işlem kabiliyeti lem sonucu bu bacaklardan görülebilmektedir (lojik lemler sırasında işleme tabi lemler sırasında önemi yoktur. A ve B bilgilerinin eşitliği durumunda erini alarak, A ve B bilgilerinin denkliğini ifade eder. DENEY - 10 - ALU 10.5 Deney Çalışması 1. Databook’tan 74LS181 IC paketi ile ilgili bilgilere bakarak temel ALU devresi üzerinde değişik değerler için LOJ 2. Binary işlem aritmetiği kuralları dikkate alarak (bire komplement, ikiye komplement gibi) toplama, çıkartma örnekleri yapınız. 10.6 Deney D le D lgili Sorular 1. ALU devresiyle, Mikrocontroler ve Mikroi Kullanım amaç ve yerleri hakkında bilgi veriniz. 2. ALU devresi ile kontrol edilebilecek bir kontrol sistemi tasarlayınız (Hayali bir problem üretiniz). Alternatif olabilecek sistemleri tartı 53 Databook’tan 74LS181 IC paketi ile ilgili bilgilere bakarak temel ALU devresi erler için LOJD K ve ARD TMATD K işlemler yapınız. i kuralları dikkate alarak (bire komplement, ikiye komplement gibi) toplama, çıkartma örnekleri yapınız. ALU devresiyle, Mikrocontroler ve Mikroişlemci devreleri karşılaştırarak yorum yapınız. Kullanım amaç ve yerleri hakkında bilgi veriniz. ALU devresi ile kontrol edilebilecek bir kontrol sistemi tasarlayınız (Hayali bir problem lecek sistemleri tartışınız. Databook’tan 74LS181 IC paketi ile ilgili bilgilere bakarak temel ALU devresi kurunuz. Devre i kuralları dikkate alarak (bire komplement, ikiye komplement gibi) ştırarak yorum yapınız. ALU devresi ile kontrol edilebilecek bir kontrol sistemi tasarlayınız (Hayali bir problem DENEY - 10 - ALU