Sayısal Elektronik Mandal ( Latch ) ve Flip-Floplar 178 MANDAL(LATCH) VE FL İP-FLOPLAR Bu bölümde a şa ğıdaki konular anlatılacaktır Mandallar(Latches),R-S Mandalı, D Mandalı Kontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,R-S Flip-Flop, D Flip-Flop, J-K Flip-Flop, T Flip-Flop Tetikleme sinyali (Clock pulse) Flip-Flop’larda asenkron giri şler Ana-Uydu Flip-Flop (Master Slave Flip-Flop) Flip-Flop uyarma (geçi ş ) tabloları BÖLÜM - 8 MANDAL VE FLIP-FLOPLAR 179 G İR İŞ Bu bölüme kadar birle şik devreler ele alındı. Bir birle şik devrenin çıkı şı o anda giri şlerin durumuna ba ğlıdır. Sayısal devrelerde ço ğu zaman birle şik devreler bulunsa bile bilginin saklanması ve i şlenmesi için bir sıralı devreye ihtiyaç vardır. Sıralı bir devre birle şik bir devre ve olu şan bilginin saklaması için bellek elemanlarından olu şur. Böylelikle belli bir zaman ve sırada ikili durumların olu şması sa ğlanabilir. Bellek elemanının bellibir anda saklanan ikili bilgiler sıralı devrenin o andaki durumunu belirler. Sıralı bir devrenin çıkı şı ise o anda sadece giri şlerin durumu ile de ğil aynı zamanda bellek elmanlarında saklanan ikili bilgiye de ba ğlıdır. En fazla kar şıla şılan sıralı devre uygulamaları sayıcılar (counters), kaydediciler (registers),belleklerdir (memory). İki temel sıralı devre türü vardır. Sınıflandırma sıralı devrenin bilgiyi i şleyebilmesi için gerekli olan zamanlama sinyaline ba ğlıdır. Senkron sıralı devre, bellek elemanlarının etkilenmesi aynı anda olacaktır. Bunu sağlamanın bir yolu sistemin tamamında aynı tetikleme sinyalınin kullanılmasıdır. Asenkron sıralı devre ise giri ş sinyallerinin de ği şim sırasına ba ğlıdır. Bu yüzden asenkron sıralı devrelerde sayısal devrele elemanlarındaki yayılım gecikmesi süresi kullanılır.Sıralı devrelerde kullanılan devre elemanları mandal (latch) veya Flip-Flop’lardır. Bu devre elemanları üzerindeki ikili bir bilgiyi saklayabilen hücrelerdir. Bir mandal (latch) veya flip-flop’un saklanan bilgiyi ve saklana bilginin de ğilini gösteren iki ayrı ç ıkı şı vardır. A şa ğıda kullanılan çe şitli mandal ve flip-flop türleri incelenecektir. 8.1 MANDALLAR ( LATCHS) Bir mandal (latch) devresi bir giri ş sinyali ile durumu de ği şmedikçe ikili bir bilgiyi güç verildi ği müddetçe saklayabilen devre elemanlarıdır. Çe şitli mandal (mandal) devreleri arasındaki fark, giri ş sayısı ve çıkı şın giri şlerin durumuna göre etkilenme şeklidir. 8.1.1 R-S Mandalı (R-S Latch) Temel olarak bir R-S Mandalı VEYA De ğil (NOR) ve VE De ğil (NAND) kapıları olmak üzere iki temel kapı türü ile elde edilebilir. R (Reset) ve S (Set) olmak üzere iki giri şi ve Q ve Q ile gösterilen iki çıkı ş vardır.Bu iki çıkı ş normal çalı şma durumlarında birbirinin tersidir. Temel olarak R-S Mandalının iki farklı ç ıkı ş durumu vardır. Bu durumlar Q=0 oldu ğu duruma silme, Q=1 durumuna kurma adı verilir. A şa ğıda Şekil 7.1 R-S mandalına ait lojik diyagramı,sembolü ve do ğruluk tablosunu göstermektedir. SAYISAL ELEKTRONIK 180 1 2 S Q Q R R 1 2 S Q Q R SQ Q (a) VEYA DE ĞİL kapılı (b) VE DE ĞİL kapılı (c) Sembolü Giri şler Çıkı şlar S R Q n+1 Q n+1 Durum 0 0 Q n n Q De ği şme yok 0 1 0 1 Silme 1 0 1 0 Kurma 1 1 1 1 Tanımsız ( d ) Do ğruluk tablosu Şekil 8.1 R-S Mandalı 8.1.2 D Mandalı ( D Latch) Bir R-S mandalının S ve R giri şleri arasına DEĞİL kapısı ba ğlanarak D (Data) mandalı elde edilebilinir. A şa ğıda D mandalına ait lojik diyagram, sembol, do ğruluk tablosu Şekil 7.2’de verilmi ştir. 1 2 Q Q R DQ Q R 1 2 S Q Q D S D DS R Q Q ? (a) VEYA DE ĞİL kapılı (b) VEDE ĞİL kapılı (c) Sembolü SAYISAL ELEKTRONIK 181 D n Q n Q 0 0 1 1 1 0 (d) Do ğruluk tablosu Şekil 8.2 D Mandalı (D Latch) 8.1.3 Kontak Sıçramasının Mandal (Latch) Yardımı ile Önlenmesi Mandallarda kontak sıçraması sinyal kayna ğı olarak mekanik anahtarların kullanımında oldukça sık görülen bir olaydır. Kontak sıçraması tek bir ba ğlantı yapılmadan önce anahtarın mekanik yapısı nedeni ile ortaya çıkan farklı ç ıkı ş darbeleridir. Şekil 8.3 Mekanik anahtarlarda kontak sıçraması Kontak sıçramaları özellikle sıralı devrelerin çalı şmasını etkileyen en önemli faktörlerdir.Bir seri darbe devre çalı şmasına etki eden giri şleri olu ştururlar. Kontak sıçramasının etkisini önlemek için kullanılan S-R Mandal devresi Şekil 7.4’de gösterilmi ştir. E ğer anahtar 1 pozisyonunda ise R g i r i şi 0 ,S g i r i şi 1 olaca ğından(silme durumu) çıkı ş 0 olacaktır. Anahtar 2 pozisyonuna alınırsa R giri şi pull-up direnci ile 1’e çekilecek ve S giri şi 0 olacaktır. Çok kısa süre S giri şinde kontak sıçraması görülecek (S=0) ancak bu durumda mandal bir önceki konumunu koruyacaktır.a şa ğıda Şekil 8.4 Kontak sıçrama etkisini ortadan kaldırmak için kullanılan S-R mandal devresini göstermektedir. 1 2 +V R+ V 0 Anahtar kapandı ğında çıkı ş SAYISAL ELEKTRONIK 182 +V 1 2 S R Q Anahtar 1 - 2 Anahtar 2 - 1 R 1 R 2 R S Şekil 8.4 Kontak sıçrama etkisini ortadan kaldıran S-R Mandal devresi 8.1.4 Yetki Giri şli R-S Mandalı Bazı tip mandallarda yetki giri şi (enable input- EN) bulunmaktadır. Şekil 8.5 yeki giri şli bir R-S Mandalını göstermektedir. R-S giri şlerinin durumuna ba ğlı olarak çıkı şın konum de ği ştirebilmesi için EN giri şinin yetkilenmesi gerekmektedir. Yetkilenme EN giri şine Lojik-1 uygulanması ile gerçekle şecektir. 1 2 Q Q R S EN S R Q Q EN (a)Lojik diyagram (b) Lojik sembol EN S R Q n+1 Q n+1 0 x x Q n Q n 1 0 0 Q n Q n 1 0 1 0 1 1 1 0 1 0 (c)-Do ğruluk tablosu Şekil 8.5 Yetki Giri şli R-S Mandalı SAYISAL ELEKTRONIK 183 8.1.5. Yetki Giri şli D Mandalı Bir di ğer yetki giri şli mandal türü D mandalıdır. D giri şine uygulanan i şarete ba ğlı olarak çıkı şın de ği şmesi için yetkilendirme i şleminin yapılması gerekmektedir.Yetkilendirme EN giri şine lojik-1 uygulayarak gerçekle ştirilir. Yetkilendirme i şlemi yapılmazsa çıkı şlarda bir önceki durum korunacaktır. Şekil 8.6 Yetki gir şli D mandalını göstermektedir. 1 2 Q Q D EN D Q Q EN a- Lojik diyagram b-Lojik sembol EN D Q Q 0 x Q 0 0 Q 1 0 0 1 1 1 1 0 c-Do ğruluk tablosu Şekil 8.6 Yetki giri şli D Mandalı 7475 Dört-Bit D Mandalı D mandalı için bir IC örnek 7475 dört bit D mandalı gösterilebilir. Şekil 8.7 lojik sembol ve do ğruluk tablosunu göstermektedir. Tekbir entegre içinde dört tane D mandalı bulunmaktadır. İki mandal için tek bir yetki giri şi vardır.Do ğruluk tablosunda x ile gösterilen durumlar dikkate alınmaz durumları(don’t care) göstermektedir. E ğer yetkilendirme i şlemi gerçekle şmezse giri şlerin durumları ne olursa olsun mandal bir önceki durumunu koruyacaktır. Giri şler Çıkı şlar D EN Q Q 0 1 0 1 Silme 1 1 1 0 Kurma x 0 0 Q 0 Q De ği şim yok a- Do ğruluk tablosu b-Lojik sembolü Şekil 8.7 7475 Dört bit D Mandalı D Q Q EN D EN Q Q Q QD EN EN D Q Q Q 1 Q 2 Q 2 GND EN 1-2 Q 3 Q 3 Q 4 Q 1 Q 1 1D 2D EN 1-2 Vcc 3D 4D Q 4 12345678 16 15 14 13 12 11 10 9 SAYISAL ELEKTRONIK 184 8.2.1 FLIP- FLOPLAR (FLIP-FLOPS) Temel bir mandal (latch) asenkron sıralı bir devredir. Giri şlerin de ği şimine ba ğlı olarak çıkı ş de ğeri de ği şecektir. Temel bir mandal devresinin giri şine kapı eklemek suretiyle mandalın çıkı şının harici bir saat darbesi (clock pulse- CP) ile giri şlerin de ği şimine tepki vermesi sa ğlanabilir. Flip-Flopların bu anlık de ği şimine tetiklenme adı verilir. Ve bu de ği şimi sa ğlayan duruma ise flip-flop’un tetiklenmesi denir. Saat darbesi belli bir frekansta “0” ve “1” arasında de ği şen bir kare dalga sinyalidir. Flip-Flop‘ların tetiklenmesi, saat darbesinin (CP) “1” veya “0” düzeyinde gerçekle şebilir. 0 1 Flip-Flop CP Flip-Flop CP a-Saat darbesi (Clock Pulse) b- “1” düzeyinde tetikleme c-”0” düzeyinde tetikleme Şekil 8.8 Tetikleme sinyali ve düzey tetiklemeleri Bir di ğer tür tetikleme biçimi kenar tetiklemesidir. Bu tür flip-floplar kenar tetiklemeli flip-flop’lar olarak adlandırılırlar. Tetikleme saat darbesinin “1” den “0” a yükselen kenarında gerçekle şiyorsa yükselen kenar tetiklemeli flip-flop, “0” dan “1” e dü şen kenarda gerçekle şiyorsa dü şen kenar tetiklemeli flip-flop adını alırlar. Flip Flop CP Flip Flop (c) Yükselen kenar tetiklemeli (d) Dü şen kenar tetiklemeli (a) Yükselen kenar (b) Dü şen kenar Şekil 8.9 Kenar tetiklemesi 8.2.1 R-S (Reset-Set) Flip-Flop Bir R-S mandalının giri şlerine harici VE kapıları eklemek suretiyle R-S flip-flopu elde edilebilir. A şa ğıda Şekil 8.10 yükselen kenar tetiklemeli R-S Filip-Flop’a ait lojik diyagramı , sembolü ve do ğruluk tablosunu göstermektedir. SAYISAL ELEKTRONIK 185 CP R 1 2 S Q Q R S Q Q R S 1 2 CP (a) Lojik diyagramı (c) Sembolü CP S R Q Q v x x Q n n Q De ği şim yok ^ 0 0 Q n n Q De ği şim yok ^ 0 1 0 1 Silme ^ 1 0 1 0 Kurma ^ 1 1 1 1 Tanımsız (d) Do ğruluk tablosu Şekil 8.10 Yükselen kenar tetiklemeli R-S Flip-Flop Bir flip-flop’un tetiklenmemesi halinde bir önceki durumunu koruyaca ğı do ğruluk tablosundan görülmelidir. 8.2.2 D (Data) Flip-Flop Bir R-S flip-flop’un S giri şine DEĞİL kapısı ba ğlanarak R giri şine ba ğlanması halında D flip-flop elde edilebilir. A şa ğıda Şekil 8.11’de yükselen kenar tetiklemeli D flip-flop’a ait lojik diyagram, sembol ve do ğruluk tablosu gösterilmektedir. CP R 1 2 S Q Q R S 1 2 D R S Q Q CP = D Q Q CP D (a) Lojik diyagramı (b) Sembolü ve R-S denkli ği SAYISAL ELEKTRONIK 186 CP D Q n+1 1 n Q + v x Q n n Q De ği şim yok ^ 0 0 1 Silme ^ 1 1 0 Kurma (c) Do ğruluk tablosu Şekil 8.11 Yükselen kenar tetiklemeli D Flip-Flop 8.2.3 J-K Flip-Flop J-K filp-flop R-S flip-flop tipindeki tanımsız durumun ortadan kaldırılması açısından bu tipin geli şmi ş bir şekli denilebilir. J ve K giri şleri gösterirken, Q ve Q olmak üzere iki çıkı şı vardır. A şa ğıda Şekil 8.12’de yükselen kenar tetiklemeli J-K flip-flop’a ait lojik diyagram, sembol ve do ğruluk tablosu gösterilmektedir. CP R 1 2 S Q Q K JQ Q K J 1 2 CP (a) Lojik Diyagram (b) Sembolü CP J K Q n+1 1 + n Q v x x Q n n Q De ği şim yok ^ 0 0 Q n n Q De ği şim yok ^ 0 1 0 1 Silme ^ 1 0 1 0 Kurma ^ 1 1 n Q Q n Tümleyen (c) Do ğruluk Tablosu Şekil.8.12 Yükselen kenar tetiklemeli J-K Flip-Flop SAYISAL ELEKTRONIK 187 Do ğruluk tablosu incelenirse R-S Flip-Flop do ğruluk tablosuna çok yakın oldu ğu görülecektir. Ancak R-S Flip-Flop’un tanımsız oldu ğu durum J-K Flip-Flop’ta tanımlı hale gelmi ştir, çıkı ş bir önceki durumun tersi olmaktadır(Toggle-Tümleyen çalı şma). Bu özelli ğinden dolayı J-K flip-Flop’lar en fazla tercih edilen türlerin ba şında yer almaktadır. 8.2.4 T (Toggle) Flip-Flop Bir J-K flip-flop’ un iki giri şini kısa devre ederek T (Toggle) Flip – Flop elde edilebilir. T Flip-Flop’ un kullanı şlı iki durumu vardır e ğer giri ş “0” ise çıkı şta bir önceki durum (Q n ), e ğer giri ş “1” ise çıkı şta bir önceki durumun tersi görünecektir(Q’). A şa ğıda Şekil 8.13’de T flip-flop’a ait lojik diyagram, sembol ve do ğruluk tablosu gösterilmektedir. CP R 1 2 S Q Q K J 1 2 T K JQ Q CP CP Q Q T T (a)Lojik Diyagram (b) Sembolü CP T Q Q v x Q n n Q De ği şim yok ^ 0 Q n n Q De ği şim yok ^ 1 n Q Q n Tümleyen (Toggle) ( c ) D o ğruluk Tablosu Şekil 8.13 Yükselen kenar tetiklemeli T Flip-Flop SAYISAL ELEKTRONIK 188 8.2.5. Flip-Flop Türleri 7474 İkili D flip-flop Bu TTL entegresi iki D flip-flop tek bir chip içerisinde bulunur. V cc ve GND ile adlandırılan iki besleme giri şine sahiptir. Yükselen kenar tetiklemeli olan bu tür flip- flop lojik-0’da yetkilenen preset ve clear ile adlandırılan iki ayrı asenkron giri şe sahiptir. Vcc D CLEAR PRESET CLOCK CLOCK Q QQ Q D CLEAR PRESET 1 2 3 456 7 8 9 10 11 12 13 14 GND a-Lojik sembolü b-Do ğruluk tablosu Şekil 8.15 7474 İkil D Flip-Flop 74LS112A İkili J-K Flip-Flop İçerisinde iki tane dü şen kenar tetiklemeli J-K flip-flop olan TTL entegresi preset ve clear ile adlandırılan iki asenkron giri şe sahiptir. Lojik sembolü ve do ğruluk tablosu Şekil 8.16’da verilmi ştir. a-Lojik diyagram b-Do ğruluk tablosu Şekil 8.16. 74LS112A İkili J-K Flip-Flop Preset Clear D Q Q 0 0 x 0 0 0 1 x 1 0 1 0 x 0 1 1 1 0 0 1 1 1 1 1 0 Giri şler Çıkı şlar PR CLR CP J K Q Q 0 1 x x x 1 0 1 0 x x x 0 1 0 0 x x x 1 1 1 1 v 0 0 0 Q 0 Q 1 1 v 1 0 1 0 1 1 v 0 1 0 1 1 1 v 1 1 0 Q 0 Q 1 1 ^ x x 0 Q 0 Q J Q Q K SET CLR J Q Q K SET CLR CP CP PR 1 J 1 CP 1 K 1 CLR 1 PR 2 J 2 CP 2 K 2 CLR 2 1 Q 2 Q 2 Q Q 1 (2) (4) (1) (16) (3) (7) (9) (6) (12) (8) (15) (14) (11) (10) SAYISAL ELEKTRONIK 189 4027 İkili J-K Flip-Flop İçerisinde iki tane yükselen kenar tetiklemeli J-K flip-flop olan bu entegre CMOS mantık ailesinden olup Set ve Reset diye adlandırılan iki tane asenkron giri şe sahiptir. Set ve Reset giri şleri lojik-1 seviyesinde aktif olmaktadır. Şekil 8.17 entegrenin lojik diyagramını ve do ğruluk tablosunu göstermektedir. 8.3 Flip-Flop’larda Asenkron Giri şler Filp-Flop’larda tetikleme sinyali (CP) ile senkron (e ş zamanlı) çalı şan gri şler oldu ğu gibi tetikleme sinyalinden ba ğımsız asenkron (e ş zamanlı olmayan) giri şlere sahiptirler. Bu giri şler Flip-Flop çıkı şı ‘1’ yapan kurma (Set) ve çıkı ş ‘0’ yapan silme (Reset) adını alırlar. Bu giri şler Filp-Flop’un durumunu tetikleme sinyali ve senkron giri şlerin durumuna bakılmaksızın belirlerler. Şekil 8.14 Set (kurma) ve Reset(Silme ) asenkron giri şlerine sahip yükselen kenar tetiklemeli J-K Flip –Flop sembolü ve do ğruluk tablosunu göstermektedir. Şekildeki devrede asenkron giri şler ‘1’ de yetkilenir. Her iki giri şin ‘0’ oldu ğu anda J-K Flip-Flop çalı şma gerçekle şece ği do ğruluk tablosundan görülmelidir. Giri şler Çıkı şlar SET RESET CP J K Q Q 1 0 x x x 1 0 0 1 x x x 0 1 1 1 x x x 1 1 0 0 ^ 0 0 0 Q 0 Q 0 0 ^ 1 0 1 0 0 0 ^ 0 1 0 1 0 0 ^ 1 1 0 Q 0 Q 0 0 v x x 0 Q 0 Q J Q Q K SET CLR J Q Q K SET CLR CP CP SET 1 J 1 CP 1 K 1 RESET 1 SET 2 J 2 CP 2 K 2 RESET 2 1 Q 2 Q 2 Q Q 1 (9) (10) (13) (11) (12) (7) (6) (3) (5) (4) (15) (14) (1) (2) SAYISAL ELEKTRONIK 190 a-Lojik Sembolü b-Do ğruluk tablosu Şekil 8.14 Set ve Reset asenkron giri şli yükselen kenar tetiklemeli J-K Flip-Flop Şekil 8.15 Set (kurma) ve Reset ( Silme ) asenkron giri şlerine sahip dü şen kenar tetiklemeli J-K Flip –Flop sembolü ve do ğruluk tablosunu göstermektedir. Şekildeki devrede asenkron giri şler ‘0’ da yetkilenir. Her iki giri şin ‘1’ oldu ğu anda J-K Flip-Flop çalı şma gerçekle şece ği do ğruluk tablosundan görülmelidir. a-Lojik Sembolü b-Do ğruluk tablosu Şekil 8.14 Set ve Reset asenkron giri şli yükselen kenar tetiklemeli J-K Flip-Flop S R CP J K Q n+1 1 + n Q 0 1 x x x 0 1 1 0 x x x 1 0 0 0 v x x Q n n Q 0 0 ^ 0 0 Q n n Q 0 0 ^ 0 1 0 1 0 0 ^ 1 0 1 0 0 0 ^ 1 1 n Q Q n S R CP J K Q n+1 1 + n Q 1 0 x x x 0 1 0 1 x x x 1 0 1 1 ^ x x Q n n Q 1 1 v 0 0 Q n n Q 1 1 v 0 1 0 1 1 1 v 1 0 1 0 1 1 v 1 1 n Q Q n K JQ Q CP R S K JQ Q CP R S SAYISAL ELEKTRONIK 191 8.4 ANA- UYDU (MASTER-SLAVE) FL İP-FLOP Bir Ana-Uydu Flip-Flop devresi iki R-S Flip-Flop ve harici bir DE ĞİL kapısından olu şur. olu şur. Birinci Flip-Flop ana, ikinci Flip-Flop ise uydu Flip-Flop’u olu şturur. Şekil 7.10 Ana-Uydu Flip-Flop devresini göstermektedir. Uydu (Slave) R SQ Q R S Q Q CP Ana (Master) S R Q Q Y Y (Tetikl eme Giri şi) Şekil 7.10 Ana-Uydu (Master-Slave) Flip-Flop devresi Tetikleme giri şi (CP) dü şen kenar ( v) oldu ğu zaman DE ĞİL kapısı çıkı şı uydu Flip- Flop tetikleme giri şini (CP) yükselen kenar ( ^) yapaca ğından uydu Flip-Flop yetkilenir ve R-S giri şlerinde ana flip-flop’un çıkı şları olan Y ve Y’ görülecektir. Bu durumda uydu flip-Flop’un Q çıkı şında Y, Q’ çıkı şında Y’ görülecektir. Ana Flip-Flop tetikleme giri şinde bir dü şen kenar oldu ğundan giri şteki de ği şim ne olursa olsun bir önceki durum korunacaktır. Tetikleme giri şinin bir yükselen kenar ( ^) olması halinde uydu tetikleme girişi bir dü şen kenar ( v) olaca ğından giri şlerdeki de ği şin ne olursa olsun çıkı şa yansımayacaktır. Ana Flip-Flop tetiklenece ğinde çıkı şlarda giri şlere uygulanan de ğerlere e şit olacaktır. 8.5 FL İP-FLOP GEÇ İŞ (UYARMA) TABLOLARI Flip-Flop do ğruluk tabloları giri şlerin durumuna ba ğlı olarak çıkı şların ne olması gerekti ğini anlatan tablolardır. Kısaca bir do ğruluk tablosu Flip-Flop çalı şma şeklini ve özelliklerini tanımlar. Geçi ş(uyarma) tablosu ise Flip-Flop’un önceki konumdan bir sonraki konuma geçmesi için giri şlerin ne olması gerekti ğini gösterir. Do ğruluk tabloları yardımı ile geçi ş (uyarma) tabloları kolaylıkla çıkarılabilir. Tabloda Q n mevcut durumu, Q n+1 ise bir sonraki durumu göstermektedir. SAYISAL ELEKTRONIK 192 Q n Q n+1 S R S R Q n n Q 0 0 0 x 0 0 Q n n Q 0 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 x 0 1 1 Tanımsız (a) Geçi ş (uyarma) Tablosu (b) Do ğruluk tablosu Tablo 7.1 R-S Flip-Flop Geçi ş(Uyarma) ve Do ğruluk tabloları Q n Q n+1 D D Q n n Q 0 0 0 0 0 1 0 1 1 1 1 0 1 0 0 1 1 1 (a) Geçi ş(uyarma) tablosu (b) Do ğruluk tablosu Tablo 7.2 D Flip-Flop Geçi ş(Uyarma) ve Do ğruluk tablola Q n Q n+1 J K J K Q n n Q 0 0 0 x 0 0 Q n n Q 0 1 1 x 0 1 0 1 1 0 x 1 1 0 1 0 1 1 x 0 1 1 n Q Q n (a) Geçi ş (uyarma) Tablosu (b) Do ğruluk tablosu Tablo 7.3 J-K Flip-Flop Geçi ş(Uyarma) ve Do ğruluk tabloları Q n Q n+1 T D Q n n Q 0 0 0 0 Q n n Q 0 1 1 1 n Q Q n 1 0 1 1 1 0 Tablo 7.4 T Flip-Flop Geçi ş(Uyarma) ve Do ğruluk tabloları SAYISAL ELEKTRONIK