Genel Sayılsal Elemanların İç Yapısı Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.1 http://akademi.itu.edu.tr/buzluca SAYISAL ELEMANLARIN İÇ YAPILARI Sayısal tümdevrelerin gerçeklenmesinde çeşitli tipte transistörler kullanılır. İlk olarak bipolar tipteki transistörler tanıtılacaktır. Bipolar Transistör: Sayısal tümdevrelerde transistörler bir anahtar elemanı olarak kullanılırlar. Bu nedenle transistörler ya iletimde (anahtar akım iletiyor) (ON) ya da kesimde (anahtar akım iletmiyor) (OFF) bulunurlar. Bipolar transistörün iletimde olduğu duruma transistör doymada (saturated) denir. I c B C E I e =I b +I c I b Baz Kollektör Emetör Bipolar Transistör: I b =0 I c =0 I e =0 B C E + - V BE <0.6V Transistör kesimde (OFF) V BE < 0.6V Transistör doymada (ON) V BE ? 0.6V I b >0 I c >0 B C E + - V BE =0.6V R CE( s at) V CE(SAT) =0.2V I e =I b +I c Ders Notlarının Creative Commons lisansı Feza BUZLUCA’ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.2 http://akademi.itu.edu.tr/buzluca IN OUT Bir Tümleme kapısının transistör ve dirençle gerçeklenmesi Devrenin eşdeğeri: Q1 V CC = 5V V IN V OUT R2 R1 O V V IN UT V CC V CE(sat) LOW HIGH 0.8V 2.0V 0.2V 3.6V 5.0V V CC =+ 5 V V IN V OU T R c I O V OUT =V CC - R C *I O V OUT =HIGH V CC =+5 V V IN V OU T R R CEsat <5 0 W V CEs at » 0.2V V OUT =LOW I O V IN =LOW Anahtar açık (OFF) a) V IN =HIGH Anahtar kapalı (ON) b)Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.3 http://akademi.itu.edu.tr/buzluca TTL (Transistör- Transistör) Lojiği Ailesi Bipolar transistörler ve dirençler kullanılır. Günümüzde sayısal devreler büyük ölçüde TTL yerine CMOS teknolojisi ile gerçeklenmektedir. Laboratuvarlarda hala TTL elemanlarla karşılaşmanız mümkün olduğundan bu ailenin elemanlarının da temel özellikleri ele alınacaktır. Örnek: İki girişli TVE bağlacı Q3 R4 Q4 Q2 R2 R1 V CC =+5 V R3 Q1 A B Z Girişler Çıkış Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.4 http://akademi.itu.edu.tr/buzluca Q3 R Q4 V CC =+5 V V O (Çıkış) TTL Çıkış Katının Çalışması I OL Çıkışın lojik 0 (LOW) olması için Q 4 iletimde, Q 3 kesimde olur. Bu durumda bağlacın çıkışından içeriye doğru I OL akımı akar. V OL = V CE(Q4) + I OL * R Q4 I OH Çıkışın lojik 1 (HIGH) olması için Q 3 iletimde, Q 4 kesimde olur. Bu durumda bağlacın çıkışından dışarıya doğru I OH akımı akar. V OH = V CC – (V CE(Q3) + I OH * (R+R Q3 )) Hem Q 3 hem de Q 4 kesimde olursa çıkış yüksek empedans (high Z) konumunda (3. konum) olur. Bu durumda bağlacın çıkışından akım akmaz ve bağlaç bağlandığı hattan yalıtılmış olur. TTL elemanlar için V OL(MAX) = 0.4V V OH(MIN) = 2.4V TTL ailesinde değişik tipte elemanlar vardır (LS,ALS,L, F gibi). Bunların her biri için akım değerleri farklıdır. Bu değerler kataloglardan öğrenilebilir. Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.5 http://akademi.itu.edu.tr/buzluca 0.4V V OLmax TTL Ailesi Lojik Gerilim Düzeyleri Soyut lojik elemanlar (VE, VEYA vs.) ikili sayıları (0 ve 1) işlerler. Ancak gerçek lojik devreler elektriksel işaretleri, örneğin gerilim düzeyi, ile çalışırlar. Her lojik ailenin lojik 0 ve lojik 1 olarak kabul ettikleri gerilim düzeyi aralıkları vardır. Bu aralıklar birbirleri ile örtüşmezler. TTL devreler 5 voltluk gerilim kaynağı ile beslenirler (Vcc=5V). Standart bir TTL elemanın lojik gerilim düzeyleri: HIGH LOW 2.4V V OHmin 2.0V V IHmin 0.8V V ILmax 5.0V 0.0V V CC GND V OHmin : HIGH konumundaki bir elemanın çıkışında oluşan en küçük gerilim değeri. V IHmin : Bir elemanın girişinde HIGH olarak kabul edebileceği en düşük gerilim değeri. V ILmax : Bir elemanın girişinde LOW olarak kabul edebileceği en yüksek gerilim değeri. V OLmax : LOW konumundaki bir elemanın çıkışında oluşan en yüksek gerilim değeri. ABNORMAL Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.6 http://akademi.itu.edu.tr/buzluca TTL Çıkış Yelpazesi (Fan Out) Bir lojik bağlacın çıkışı diğer lojik bağlaçların girişlerine bağlanmaktadır. Akım olaylarından dolayı bir elemanın çıkışına bağlanabilecek eleman sayısı (çıkış yelpazesi) sınırlıdır. TTL elemanların girişleri transistörlerin emetörlerinden oluşmaktadır. Q3 R Q4 V CC =+5 V V OL R1 V CC =+5 V R1 V CC =+5 V R1 V CC =+5 V I IL I IL I IL I OL Girişi LOW olan elemanla- rın girişinden dışarıya doğru I IL akımı akar. Bu akımların toplamı diğer elemanın çıkışı tarafından yutulmaktadır. I OL < ?I IL Çıkış LOW olduğunda: I OL akımı çok artarsa V OL = V CE(Q4) + I OL * R Q4 bağıntısından da anlaşıldığı gibi V OL de artar ve lojik ‘0’ olarak kabul edilen gerilim değeri aşılır. V OL < V ILmax koşulu sağlanmalıdır.Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.7 http://akademi.itu.edu.tr/buzluca Q3 R Q4 V CC =+5 V V OH R1 V CC =+5 V R1 V CC =+5 V R1 V CC =+5 V I IH I IH I IH Çıkış HIGH olduğunda: I OH Bir elemanın çıkış yelpazesi, LOW ve HIGH konumları için hesaplanan değerler- den küçük olana eşittir. Girişi HIGH olan elemanların girişinden içeriye doğru I IH akımı akar. Bu akımların toplamı diğer elemanın çıkışından çekilecektir. I OH < ?I IH I OH akımı çok artarsa V OH = V CC – (V CE(Q3) + I OH * (R+R Q3 )) bağıntısından da anlaşıldığı gibi V OH azalır ve lojik ‘1’ olarak kabul edilen gerilim değerinin altına düşer. V OH > V IHmin koşulu sağlanmalıdır. TTL elemanlara ait V OH , V OL , V IH , V IL , I OH , I OL , I IH , I IL gibi değerler bu elemanların kataloglarında yer almaktadır. Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.8 http://akademi.itu.edu.tr/buzluca CMOS (Complementary MOS) Lojiği Ailesi MOS FET (Metal-Oxide Semiconductor Field-Effect Transistör) kullanılır. Lojik bağlaçlarda kullanılan MOS transistörler birer ayarlı direnç gibi düşünülebilir. Drain Gate Source İki tip MOS transistör vardır. gate dra in source V GS + - a) n kanallı MOS: NMOS. V GS arttıkça R DS direnci azalır. Normalde: V GS ‡ 0V b) p kanallı MOS: PMOS. gate dra in source V GS + - V GS azaldıkça R DS direnci azalır. Normalde: V GS £ 0V Gate-Source (V GS )arasına uygulanan gerilime göre Drain Source (R DS )arasındaki direnç değişir. Transistör tıkamadayken R DS ‡ 1MW Transistör iletimdeyken R DS £ 10WSayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.9 http://akademi.itu.edu.tr/buzluca CMOS Tümleme Bağlacı V IN V DD = +5.0 V V OUT Q2 (p-channel) Q1 (n-channel) 0.0 5.0 V IN (L) (H) (H) (L) Q1 off on Q2 on off 5.0 0.0 V OUT IN OUT Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.10 http://akademi.itu.edu.tr/buzluca V DD = +5.0 V V OUT = H V IN = L V DD = +5.0 V V OUT = L V IN = H CMOS Tümleme Bağlacının Anahtar Modeli 0 = 1 Durumu: Q2 (p-cha nne l) V IN V DD = +5.0 V V OUT Q1 (n-cha nne l) V IN Low ise İletimde (ON) V IN High ise İletimde (ON) 1 = 0 Durumu: I OH I OLSayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.11 http://akademi.itu.edu.tr/buzluca CMOS TVE (NAND) Bağlacı V DD A B Z Q1 Q3 Q2 Q4 A L L H H B L H L H Q1 off off on on Q2 on on off off Q3 off on off on Q4 on off on off Z H H H L A B Z Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.12 http://akademi.itu.edu.tr/buzluca CMOS TVE (NAND) Bağlacı Anahtar Modeli V D D A =L Z =H B =L V D D A = H Z =H B =L V D D A = H Z =L B = H 0 TVE 0 = 1 0 TVE 1 = 1 1 TVE 1 = 0Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.13 http://akademi.itu.edu.tr/buzluca CMOS TVEYA (NOR) Bağlacı A L L H H B L H L H Q1 off off on on Q2 on on off off Q3 off on off on Q4 on off on off Z H L L L A B Z V DD A B Z Q2 Q4 Q1 Q3 Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.14 http://akademi.itu.edu.tr/buzluca Üç konumlu CMOS Sürücü (Three-state Buffer) A EN EN A OUT IF EN=HIGH THEN OUT=A IF EN=LOW THEN OUT= Hi-Z EN A Q1 Q2 OUT L L off off Hi-Z L H off off Hi-Z H L on on L H H off on H Hatırlatma; yüksek empedans (Hi-Z) konumunda (üçüncü konum da denir) olan çıkış devreden yalıtılmış (bağlı değilmiş gibi) olur. Q2 V DD = +5.0 V OUT Q1 Diyagramı basitleştirmek için NAND, NOR ve NOT işlemleri transistörler yerine soyut kapılar şeklinde gösterilmiştir. Gerçekte bu elemanlar 10 adet transistör ile gerçeklenirler.Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.15 http://akademi.itu.edu.tr/buzluca Üç Konumlu Ortak Yol (Three-state Common Bus) Üç konumlu kapıların çıkışları bir ortak yol oluşturacak şekilde birbirlerine bağlanabilirler. Belli bir anda sadece bir birim etkinleşip yolu sürebilir. Örnek: Ortak yol X EN A 1 EN B 2 If X=0 sürücü #2 etkindir. B yola çıkar. If X=1 sürücü #1 etkindir. A yola çıkar. Ortak yol EN A 1 EN B 2 EN C 3 EN D 4 Örnek: 0 1 2 3 2:4 Kod çözücü S 0 S 1 X Y Y X Yol 0 0 A 0 1 B 1 0 C 1 1 D Sayısal Devreler (Lojik Devreleri) '2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.16 http://akademi.itu.edu.tr/buzluca LOW V OL CMOS Lojik Gerilim Düzeyleri CMOS devreler 5 volttan daha düşük gerilim kaynakları ile de beslenebilirler. Lojik gerilim düzeyleri gerilim kaynağının voltajına bağlı olarak değişir. HIGH V OH 0.7V CC V IH 0.3V CC V IL V CC GND ABNORMAL 5-V CMOS ailesi: V CC 5.0V V OH 4.44V V IH 3.5V V IL 1.5V V OL 0.5V GND 0.0V 2.5-V CMOS ailesi: V CC 2.5V V OH 2.0V V IH 1.7V V IL 0.7V V OL 0.4V GND 0.0V 1.5-V CMOS ailesi: V CC 1.5V V OH 1.15V V IH 0.975V V IL 0.525V V OL 0.35V GND 0.0V