Genel Tümleştirilmiş Kombineazonsal Devre Elemanları Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.1 Tümleştirilmiş Kombinezonsal Devre Elemanları Sayısal sistemlerin gerçekleştirilmesinde çokça kullanılan lojik devreler, lojik bağlaçların bir araya getirilmesiyle tümleştirilmiş devre (entegre devre, tümdevre) (integrated circuit –IC) olarak üretilirler ve satılırlar. Bağlaçlar yerine bu hazır devrelerin kullanılması tasarımları kolaylaştırır. Tümdevreler içerdikleri kapı sayısına göre çeşitli gruplara ayrılırlar. Tümleştirme düzeylerine göre gruplama: • Küçük Ölçekli Tümleştirme (Small-Scale Integration SSI): Bu gruptaki tümdevreler 10 taneden az lojik kapı içerirler. Örneğin 7400 4 adet TVE kapısı içerir. • Orta Ölçekli Tümleştirme (Medium-Scale Integration MSI): Bu gruptaki tümdevreler 10 ile 1000 tane arasında lojik kapı içerirler. Toplayıcı, veri seçici, kod çözücü elemanlar bu gruba girer. • Büyük Ölçekli Tümleştirme (Large-Scale Integration LSI): Bu gruptaki tümdevreler binler mertebesinde lojik kapı içerirler. Mikroişlemciler, bellekler bu grupta yer alırlar. • Çok Büyük Ölçekli Tümleştirme (Veri Large-Scale Integration VLSI): Bu gruptaki tümdevreler yüzbinlerce ve daha fazla sayıda lojik kapı içerirler. Örnek: Gelişmiş mikroişlemciler ve büyük bellek tümdevreleri. Ders Notlarının Creative Commons lisansı Feza BUZLUCA’ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.2 Yarım Toplayıcı (Half Adder): İki adet birer bitlik sayıyı toplayan bir devredir. a: Birinci Sayı b: İkinci Sayı s: Sonuç c: Elde Çıkışı Yarım Toplayıcı a b s c a b c s 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 a b s c Bu devre yanda gösterildiği gibi YA DA (DARVEYA) (EXOR) bağlacı kullanılarak da gerçeklenebilir. s= a ¯ b c= ab Doğruluk tablosundan devrenin ifadesi elde edilir. s= ab' + a'b c= ab c a b sSayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.3 Tam Toplayıcı (Full Adder): İki adet birer bitlik sayıyı eldeli olarak toplayan devredir. a b c i c o s 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 a: Birinci Sayı b: İkinci Sayı c i : Elde Girişi (Carry in) s: Sonuç c o : Elde Çıkışı (Carry out) Tam Toplayıcı a b s c o c i 1 0 1 0 0 1 0 1 00 01 bc i a 0 1 11 10 a c i b s s= a'b'c i + a'bc i '+ ab'c i '+ abc i s= a ¯ (b ¯ c i ) s= a ¯ b ¯ c i c o = ac i + bc i + ab 0 1 1 1 0 0 1 0 00 01 bc i a 0 1 11 10 a b c o c i Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.4 İki adet n bitlik 2’li sayıyı toplayan devredir. Toplanmak istenen sayıların basamak sayısına bağlı olarak bir bitlik tam toplayıcılar peş peşe bağlanarak ikili paralel toplayıcılar gerçeklenebilir. Aşağıda 4 bitlik bir ikili toplayıcının iç yapısı gösterilmiştir. 1. Sayı: A 3 A 2 A 1 A 0 2.Sayı: B 3 B 2 B 1 B 0 Sonuç: S 3 S 2 S 1 S 0 Elde Girişi: c 0 Elde Çıkışı: c 4 Örnek: 1. Sayı: 0110 2.Sayı: 1100 Sonuç: 0010 Elde : 1 TT TT TT TT c 0 c 1 c 2 c 3 c 4 B 3 A 3 B 2 A 2 B 1 A 1 B 0 A 0 S 3 S 2 S 1 S 0 a b c o c i s a b c o c i s a b c o c i s a b c o c i s n-Bitlik İkili Paralel Toplayıcı: B 4 ? 4 C 4 C 0 GND B 1 A 1 ? 1 7483 7483 tümdevresi 4 bitlik bir ikili paralel toplayıcıdır. n bitlik paralel toplayıcı B A S c in c out n n nSayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.5 Çıkarma işlemi "2'ye tümleyeni ile toplama" şeklinde gerçekleştirilir. Çıkarma devresi n bitlik bir tam toplayıcı ve tümleme kapıları ile gerçeklenebilir. Çıkarma Devresi 4 bitlik paralel toplayıcı c out Örnek: 4 bitlik çıkarma devresi S = A – B B sayısının 2'ye tümleyeni A ile toplanır. S= A – B = A + 2'ye tümleme(B) = A + (B'+1) c in '1' B 0 B 1 B 2 B 3 S 0 S 1 S 2 S 3 A 0 A 1 A 2 A 3 2'ye tümlemedeki +1 işlemini gerçekleştirmek için c out = 0 : Borç var c out = 1 : Borç yok Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.6 Veri Seçiciler (Multiplexer): • 2 n adet veri girişi (I), n adet seçme (denetim) girişi (S), 1 adet çıkışı (Z) vardır. • Seçme girişlerine gelen değere göre, veri girişlerinden birindeki değer çıkışa aktarılır. s Z 0 I 0 1 I 1 I 1 I 0 s Z 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 Z = s' I 0 + s I 1 Z I0 I1 s 2:1 VS İşlev Tablosu: Doğruluk Tablosu: Lojik ifade: Z I S 2 n :1 VS 2 n n •Seçme girişlerindeki n bitlik ikili sayı hangi veri girişinin seçileceğini belirler. • Veri seçiciler giriş sayılarına göre m:1 olarak adlandırılır. Burada m veri girişlerinin sayısını gösterir. Örnek: 2:1 Veri seçici (“İkiye bir veri seçici” olarak okunur.) I0 I1 sSayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.7 Veri seçicilerin paralel bağlanması: İki adet n bitlik veri arasında seçme yapmak için n adet 2:1 veri seçici paralel olarak bağlanır. Yanda blok diyagramı verilen devre, x seçme girişinin değerine bağlı olarak n bitlik A ya da B sayılarından birini Z çıkışına aktarmaktadır. 2:1 MUX 3 0 1 s A 3 B 3 Z 3 2:1 MUX 2 0 1 s A 2 B 2 Z 2 2:1 MUX 1 0 1 s A 1 B 1 Z 1 x 2:1 MUX 0 0 1 s A 0 B 0 Z 0 n x 2:1 Veri Seçici A B Z x n n n 0 1 X=0 ? Z=A X=1 ? Z=B Örnek: 4 bitlik bitlik A ya da B sayılarından birini Z çıkışına aktaran devre Bu devrede tüm veri seçicilerin seçme uçları ortaktır (kısa devre). Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.8 Veri seçicilerin kullanımına bir örnek: Bir toplayıcının girişine isteğe bağlı olarak farklı sayılar uygulanabilir. Sa Sb Sonuç 0 0 X+W 0 1 X+Z 1 0 Y+W 1 1 Y+Z W Z X Y A B n-bit Toplayıcı Sonuç n C out n n MUX 1 0 1 Sa s n n Sb MUX 2 0 1 s n n n bitlik iki sayı arasında seçim yapabilmek için nx2:1 veri seçici kullanmak gerekir Örnek Tümdevre: 74151 içinde bir adet 8:1 veri seçici bulunduran bir tümdevredir.Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.9 Lojik İfadeler: 2:1 mux: Z = s' I0 + s I1 4:1 mux: Z = s 1 ' s 0 ' I0 + s 1 ' s 0 I1 + s 1 s 0 ' I2 + s 1 s 0 I3 8:1 mux: Z = s 2 's 1 's 0 ' I0 + s 2 's 1 's 0 I1 + s 2 's 1 s 0 ' I2 + s 2 's 1 s 0 I3 + s 2 s 1 's 0 ' I4 + s 2 s 1 's 0 I5 + s 2 s 1 s 0 ' I6 + s 2 s 1 s 0 I7 I0 I1 I2 I3 I4 I5 I6 I7 s 2 s 1 s 0 8:1 mux Z I0 I1 I2 I3 s 1 s 0 4:1 mux Z Diğer Veri Seçici (MUX) Örnekleri: Genel İfade (k:1 Mux): k=2 n , m j = j. minterim 1 0 ( ) k j j j Z m I - = = ? s 1 s 0 Z 0 0 I 0 0 1 I 1 1 0 I 2 1 1 I 3 İşlev Tablosu: s 2 s 1 s 0 Z 0 0 0 I 0 0 0 1 I 1 0 1 0 I 2 0 1 1 I 3 1 0 0 I 4 1 0 1 I 5 1 1 0 I 6 1 1 1 I 7 İşlev Tablosu: Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.10 Veri Seçiciler lojik bağlaçlar kullanılarak aşağıdaki gibi gerçeklenebilirler. I 1 I 0 s 2:1 mux I 1 I 0 s I 0 I 1 I 2 I 3 s 0 s 1 4:1 mux I 0 I 1 I 2 I 3 s 0 s 1Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.11 Büyük boyutlardaki veri seçiciler, daha küçüklerin uygun şekilde bağlanmasıyla gerçeklenebilir. Aşağıda 8:1 veri seçicinin 2 farklı şekilde gerçeklenmesi gösterilmiştir. 1. Yöntem: Burada s 0 ve s 1 seçme girişleri 4:1 veri seçicileri için ortaktır. İki veri seçicinin de aynı girişi seçilir. Hangi veri seçicinin çıkışının seçileceğini ise s 2 belirler. 2. Yöntem: s 0 Z s 2 s 1 4:1 mux 2:1 mux 2:1 mux 2:1 mux 2:1 mux I4 I5 I2 I3 I0 I1 I6 I7 8:1 mux 0 1 2 3 1 0 1 0 1 0 1 0 0 1 Z I0 I1 I2 I3 s 2 I4 I5 I6 I7 s 1 s 0 4:1 mux 4:1 mux 2:1 mux 8:1 mux 0 1 1 2 3 0 1 2 3 0 0 1 Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.12 Veri Seçiciler ile Genel Amaçlı Lojik Devre Tasarımı 1: 2 n :1 boyutlu bir adet veri seçici kullanılarak n girişli, bir çıkışlı herhangi bir lojik devre başka bir bağlaç kullanmadan gerçeklenebilir. Yöntem: • Tasarlanacak olan fonksiyonun değişkenleri (devrenin girişleri) veri seçicinin seçme uçlarına bağlanır. • Her seçme değeri bir giriş kombinezonuna karşı düştüğüne göre, tasarlanmak istenen fonksiyonun doğruluk tablosuna göre veri seçicinin veri girişlerine lojik "0" veya "1" sabitleri bağlanır. Örnek: F(A,B,C) = m0 + m2 + m6 + m7 = ¨ 1 (0,2,6,7) C A B 0 1 2 3 4 5 6 7 1 0 1 0 0 0 1 1 S2 8:1 MUX S1 S0 F No. A B C F 0 0 0 0 1 1 0 0 1 0 2 0 1 0 1 3 0 1 1 0 4 1 0 0 0 5 1 0 1 0 6 1 1 0 1 7 1 1 1 1Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.13 C' C' 0 1 A B C F 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 C' C' 0 1 A B S1 S0 F 0 1 2 3 4:1 MUX Veri Seçiciler ile Genel Amaçlı Lojik Devre Tasarımı 2: 2 n-1 :1 boyutlu bir adet veri seçici kullanılarak n girişli, bir çıkışlı herhangi bir lojik devre ek olarak sadece bir adet tümleme bağlacı kullanılarak gerçeklenebilir. Yöntem: • Tasarlanacak olan fonksiyonun değişkenlerinden n-1 tanesi veri seçicinin seçme uçlarına bağlanır. • Arta kalan değişkenin kendisi ya da tümleyeni, doğruluk tablosuna göre veri seçicinin veri girişlerine bağlanır. Örnek: F(A,B,C) = m0 + m2 + m6 + m7 = ¨ 1 (0,2,6,7) 4:1 VS ile Çözüm: Burada her iki c' değeri de aynı tümleme kapısından elde edilebilir. C A B 0 1 2 3 4 5 6 7 1 0 1 0 0 0 1 1 S2 8:1 MUX S1 S0 Hatırlatma: 8:1 VS ile Çözüm: (Bir önceki yöntem) F Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.14 Yayıcı Makas (Demultiplexer): • 1 adet veri girişi, n adet seçme (denetim) girişi, 2 n adet çıkışı vardır. • Seçme girişlerine gelen değere göre, veri girişindeki değer çıkışlardan birine aktarılır. Diğer çıkışlar "0" değerini alır. Seçme girişlerindeki n bitlik ikili sayı girişteki değerin hangi çıkışa aktarılacağını belirler. • Yayıcılar çıkış sayılarına göre 1:m olarak adlandırılır. Burada m çıkış sayısını gösterir. Örnek: 1:2 Yayıcı Makas (“Bire iki yayıcı” olarak okunur) O 0 G S O 1 s O 1 O 0 0 0 G 1 G 0 s G O 1 O 0 0 0 0 0 0 1 0 1 1 0 0 0 1 1 1 0 İşlev Tablosu: Doğruluk Tablosu: O0 s 1:2 Yayıcı O1 GSayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.15 S 2 S 1 S 0 O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7 0 1 2 3 4 5 6 7 3:8 DEC Kod Çözücüler (Decoder): • n adet seçme (denetim) girişi, 2 n adet çıkışı vardır. • Seçme girişlerine gelen değere göre, çıkışlardan bir tanesi "1" değerini, diğerleri "0" değerini alır. Seçme girişlerindeki n bitlik ikili sayı hangi çıkın "1" değerini alacağını belirler. • Kod çözücü, girişine sabit "1" değeri verilmiş bir yayıcı makas gibi düşünülebilir. • Kod çözücüler seçme girişi ve çıkış sayılarına göre n:2 n olarak adlandırılır. Burada n seçme girişi sayısı, 2 n çıkış sayısıdır. Örnek: 3:8 Kod Çözücü S 2 S 1 S 0 O 7 O 6 O 5 O 4 O 3 O 2 O 1 O 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.16 s 0 s 1 s 2 O O O O O O O O 3:8 Kod Çözücünün İç Yapısı Örnek Tümdevre: 74138 içinde bir adet 3:8 kod çözücü bulunduran bir tümdevredir.Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.17 Kod Çözücüler ile Genel Amaçlı Lojik Devre Tasarımı: n:2 n boyutlu bir kod çözücü kullanılarak n girişli m çıkışlı herhangi bir genel fonksiyon ek olarak VEYA bağlaçları kullanılarak gerçeklenebilir. Yöntem: • Tasarlanacak olan fonksiyonun değişkenleri (devrenin girişleri) kod çözücünün seçme uçlarına bağlanır. • Kod çözücünün her çıkışı bir minterime karşı düşer. Gerçeklenecek olan fonksiyonu oluşturan minterimlere ilişkin çıkışlar VEYA kapıları ile toplanır. Örnek: F(A,B,C) = m0 + m2 + m6 + m7 = ¨ 1 (0,2,6,7) A'B'C' A'B'C A'BC' A'BC AB'C' AB'C ABC' ABC 0 1 2 3 4 5 6 7 3:8 DEC S 2 S 1 S 0 A B C F Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.18 Örnek: 4 girişli 3 çıkışlı genel fonksiyon tasarımı F1(A,B,C,D) = A' B C' D + A' B' C D + A B C D F2 (A,B,C,D) = A B C' D’ + A B C F3 (A,B,C,D) = (A' + B' + C' + D') F1 F2 F3 A B 0 A'B'C'D' 1 A'B'C'D 2 A'B'CD' 3 A'B'CD 4 A'BC'D' 5 A'BC'D 6 A'BCD' 7 A'BCD 8 AB'C'D' 9 AB'C'D 10 AB'CD' 11 AB'CD 12 ABC'D' 13 ABC'D 14 ABCD' 15 ABCD 4:16 DEC C D s 0 s 1 s 2 s 3Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.19 2: 4 Kod çözücü İzin Girişli (Enable -EN) Kod Çözücü: Kod çözücülerde seçme girişlerine ek olarak izin girişi de (Enable –EN) olabilir. EN girişi lojik “1” olduğunda kod çözücü normal işlevini görür. EN girişi lojik “0” olduğunda kod çözücünün tüm çıkışları “0” olur. Aşağıda izin girişli bir 2:4 kod çözücü gösterilmiştir: Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.20 Bazı sistemlerde bir grup elemandan sadece bir tanesinin belli bir anda etki olması istenir. Diğer bir ifadeyle aynı anda iki eleman etkin (aktif) olamaz. Bu tür etkin/etkisiz yapılabilen elemanların seçme (chip select -CS) girişleri bulunur. Kod çözücüler istenen elemanı seçerek etkin yapmak için kullanılırlar. Örnek: 4 adet elemanı (birimi) kontrol eden kod çözücü Kod çözücülerin kullanımına ilişkin bir örnek Eleman #0 CS Ortak Yol EN s 1 s 0 #0 #1 #2 #3 1 0 0 + - - - 1 0 1 - + - - 1 1 0 - - + - 1 1 1 - - - + 0 X X - - - - 2:4 Kod Çözücü O 0 O 1 O 2 O 3 s 1 s 0 s 1 s 0 EN EN Eleman #1 Eleman #2 Eleman #3 CS CS CSSayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.21 Programlanabilir Lojik Elemanlar (Programmable Logic Device- PLD) Günümüzde karmaşık sayısal devreler programlanabilir lojik elemanlar kullanılarak gerçeklenirler. Bu elemanlar, içinde çok sayıda lojik bağlaç bulunduran tümdevrelerdir (birkaç yüz - birkaç milyon). Bazılarının içinde bellek elemanları da (flip-flop) bulunur. Tasarımcı bir "programlama" dili ve cihazı kullanarak bu bağlaçların arasında belli sınırlar içinde istediği bağlantıları gerçekleştirebilir. Böylece sadece tek bir tümdevre kullanılarak karmaşık lojik devreler gerçekleştirilebilir. Programlanabilir lojik elemanların çeşitli türleri vardır: • Programmable Logic Array – PLA • Programmable Array Logic – PAL • Generic Array Logic – GAL • Complex PLD – CPLD • Field-Programmable Gate Array – FPGA Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.22 Programlama: Bu elemanların iç yapılarının düzenlenebilmesi (programlama) için lojik kapılar arasındaki bağlantı noktalarında "sigortalar" (fuse) bulunur. İlk PLD türlerinde (PLA, PAL) bipolar transistörler (Bkz. Bölüm 9) kullanılmıştır. Bu elemanlarda sigortalar sadece bir defa kopartılarak programlama yapılabilir. Günümüz elemanlarında (GAL, CPLD, FPGA) CMOS transistörler ve programlama için bellek elemanları kullanılmaktadır. Bu elemanlar defalarca silinip programlanabilirler. Bu elemanları programlamak için çeşitli donanım betimleme dilleri (Hardware Description Language – HDL) ve cihazlar kullanılır. HDL örnekleri: PALASM ABEL Verilog VHDL (Veri high speed integreated circuits HDL) Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.23 çarpım terimleri … girişler … çıkışlar Girişlerinde VE (çarpım) çıkışlarında ise VEYA (toplama) elemanları bulunur. Programlanabilir Lojik Dizi (Programmable Logic Array - PLA) PLA’lar VE, VEYA gruplarının esnek olarak programlanabildiği elemanlardır. VEYA dizisi ¤ ¤ ¤ ¤ VE dizisi ¤ ¤ ¤ ¤ Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.24 PLA’ların sınırlarını belirleyen parametreleri şunlardır: Giriş sayısı: n Çıkış sayısı: m VE kapısı sayısı:p Bu tür bir eleman, “p çarpımlı n x m PLA” olarak adlandırılır. I 2 I 1 I 0 O 3 O 2 O 1 O 0 Yandaki şekilde örnek olarak 5 çarpımlı 3x4 bir PLA gösterilmiştir. PLA’larda yüz civarında bağlaç bulunur. Örnek: 82S100 16 giriş, 8 çıkış, 48 çarpım (VE)Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.25 Örnek: F0 = A + B' C' F1 = A C' + A B F2 = B' C' + A B F3 = B' C + A A B C F1 F2 F3 F0 AB B'C AC' B'C' A 3x4PLA nın iç bağlantıları, programlamadan sonra bu şekilde oluşur. Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.26 A B C D F0 = A B + A' B' F1 = C D' + C' D AB+A'B' CD'+C'D AB A'B' CD' C'D Basit Gösterilim: Çizimleri karmaşık hale getirmemek için PLA çizim-lerinde tüm hatlar gösterilmez. Onun yerine ilgili kapının girişine hangi hatlar bağlanacaksa o hattın üstüne X konur. Örnek: Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.27 Programlanabilir Dizi Lojiği (Programmable Array Logic - PAL) VE Bağlaçlarının girişleri PLA'larda olduğu gibi esnek bir biçimde programlanabilir. Ancak VEYA bağlaçlarının girişleri esnek değildir. Her VEYA bağlacının girişine sadece belli VE bağlaçlarının çıkışları bağlıdır. Örneğin ilk VEYA bağlacının girişine sadece ilk iki VE bağlacının çıkışları gelebilir. PAL'ler daha kolay programlanabilirler, daha ucuzdurlar, daha çok eleman içerebilirler. İlk olarak Monolithic Memories, Inc (MMI) firması tarafından üretilmiştir. MMI, daha sonra Advanced Micro Devices (AMD) tarafından satın alınmıştır. Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.28 Örnek: Aşağıda PAL 16L8 elemanının bir kısmı gösterilmiştir: 16 giriş, 8 çıkış, 64 çarpım (VE) Her VE kapısının 2x16 girişi (kendisi ve tümleyeni) vardır.Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.29 Genel Dizi Lojiği (Generic Array Logic – GAL) PAL ile benzer özellikler taşır. İç yapısı CMOS transistörlerden oluşmaktadır. Defalarca silinerek tekrar programlanabilir. İlk olarak Lattice Semiconductor firması tarafından oluşturulmuştur. Örnek: GAL16V8 Karmaşık PLD (Complex PLD – CPLD) Aynı tümleşik devrenin içinde birden fazla PLD (macro cell) bulunur. Her bir PLD, GAL özelliklerine sahiptir. Toplam kapı sayısı birkaç bin ile birkaç yüz bin arasındadır. Hem PLD’lerin iç yapıları hem de aralarındaki bağlantılar programlanabilir. Örnek: Atmel ATF1500 32 giriş/çıkış + 4 giriş 32 adet PLD (macro cell) içerir. Sayısal Devreler (Lojik Devreleri) http://akademi.itu.edu.tr/buzluca 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.30 Sahada Programlanabilir Kapı Dizisi (Field-Programmable Gate Array – FPGA) Çok sayıda işlevsel blok ve bloklar arasındaki bağlantılardan oluşurlar. Defalarca silinerek tekrar programlanabilir. Toplam kapı sayısı birkaç bin ile birkaç milyon arasındadır. Karmaşık sayısal devrelerin (örneğin özel amaçlı mikroişlemciler) gerçeklenmesinde kullanılırlar. CPLD’lere göre daha esnek ve daha yeteneklidirler ancak gecikmeleri ve maliyetleri daha yüksektir. Örnek: Atmel AT6010 204 giriş/çıkış 30000 bağlaç