Sayısal Elektronik VE Devreler Lojik Kapılar 52 VE DEVRELER LOJ İK KAPILAR Sayısal devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilir. Bir lojik kapı bir çıkı ş, bir veya birden fazla giri ş hattına sahiptir. Çıkı şı, giri ş hatlarının durumuna ba ğlı olarak Lojik-1 veya Lojik-0 olabilir. Bir Lojik kapının giri şlerine uygulanan sinyale ba ğlı olarak çıkı şının ne olaca ğını gösteren tabloya do ğruluk tablosu (truth table) adı verilir. VE(AND), VEYA(OR), DE ĞİL(NOT), VEDEĞİL(NAND), VEYADE ĞİL(NOR), ÖZELVEYA(EXOR) ve ÖZELVEYA DEĞİL(EXNOR) temel lojik kapılardır. BÖLÜM - 3 VE DEVRELERI LOJIK KAPILAR 53 3.1. DO ĞRULUK TABLOLARI (TRUTH TABLE) Do ğruluk tabloları sayısal devrelerin tasarımında ve analizinde kullanılan en basit ve faydalı yöntemdir. Do ğruluk tablosu giri ş de ği şkenlerinin alabilece ği olası bütün durumlar için çıkı ş ifadesinin ne oldu ğunu gösteren tablodur. Bir do ğruluk tablosunda e ğer n sayıda giri ş de ği şkeni varsa bu de ği şkenler olası 2 n sayıda de ği şik durum alabilirler. Örne ğin bir sayısal devrenin iki (n=2) giri ş de ği şkeni varsa bu de ği şkenlerin alabilece ği durum sayısı 2 2 =4 iken, üç giri ş de ği şkeni (n=3) için 2 3 =8 farklı durum yazılabilir. Sayısal devreleri tasarlarken en önemli şilerden birisi do ğruluk tablosunun olu şturulmasıdır. Do ğruluk tablosu olu ştururken belli bir amaç için tasarlanacak devrenin giri ş de ği şken sayısı bulunduktan sonra bu giri ş de ği şkenlerinin alaca ğı olası durumlarda devre çıkı şının ne olması gerekti ği tabloya yazılmalıdır. A şa ğıda Şekil 7.1’de A ve B iki giri ş de ği şkeni, Q ise çıkı şı göstermek üzere iki giri ş de ği şkeni için olu şturulmu ş olan do ğruluk tablosu verilmi ştir. Giri şler Çıkı ş A B Q 0 0 1 0 1 0 1 0 1 1 1 1 Şekil 7.1 İki giri ş de ği şkenli do ğruluk tablosu 3.1. MANTIK KAPILARI (LOGIC GATES) 3.1.1 VE KAPISI(AND GATE) VE kapısının bir çıkı ş, iki veya daha fazla giri ş hattı vardır. Şekil 3.1’de iki giri ş,bir çıkı şlı VE kapısının sembolü, do ğruluk tablosu ve elektrik e şde ğer devresi verilmi ştir. SAYISAL ELEKTRONIK 54 A BQ Giri şler Çıkı ş 00 0 1 1 0 11 0 0 0 1 Q Şekil 3.1 İki giri şli VE Kapısı (b) Do ğruluk Tablosu Q A B (a) Sembolü + - AB 12V (c) Denk anahtar devresi Bir VE kapısının çalı şmasını denk anahtar devresi yardımı ile açıklayalım I- r A ve B anahtarları açık ise (A=0, B=1) lamba yanmayacaktır (Q=0) . + - AB 12V Q Şekil 3.2 R II- E ğer A anahtarı açık (A=0), B anahtarı kapalı(B=1) ise, lamba yanmayacaktır (Q=0) . + - AB 12V Q Şekil 3.3 R SAYISAL ELEKTRONIK 55 III- E ğer A anahtarı kapalı (A=1),B anahtarı açık(B=0) ise, lamba yanmayacaktır (Q=0) . + - AB 12V Q Şekil 3.4 R IV- E ğer A ve B anahtarları kapalı (A=1,B=1) ise,lamba yanacaktır (Q=1). + - AB 12V Q Şekil 3.5 R Çıkı ş Boolen ifadesi şeklinde Q= A. B yazılır. “Q e şit A VE B” şeklinde okunur. Buna göre bir VE kapısının çalı şması şöyle özetlenebilir; “ Bir VE kapısının giri şlerinin tamamı lojik-1 ise çıkı şı lojik-1, e ğer giri şlerden biri veya tamamı lojik-0 ise çıkı ş lojik-0 olur.” Örnek: Üç-giri şli bir VE kapısına ait Lojik ifadeyi yazarak do ğruluk tablosunu olu şturunuz. Çözüm: Giri şlere A,B,C dersek (n=3) olu şturulacak do ğruluk tablosunda 2 3 = 8 farklı durumun yazılması gerekir. SAYISAL ELEKTRONIK 56 Lojik ifade ise; Q= A.B.C şeklinde olacaktır. Örnek: A şa ğıda dalga şekilleri verilen A ve B i şaretleri bir VE kapısı giri şlerine uygulanırsa; a) Çıkı ş dalga şekli nasıl olacaktır? b) LED hangi zaman aralıklarında yanacaktır? 1 000 0 0 0 1 1 111 A B Q A B Giri şler Çıkı ş A B C Q 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 SAYISAL ELEKTRONIK 57 Çözüm: a- kapısının do ğruluk tablosu yardımı ile çıkı ş; 1 000 0 0 0 1 1 111 B t 1 t 0 t 2 t 3 t 4 t 5 t 6 Lojik-0 Lojik-1 Lojik-1 Lojik-0 Lojik-1 Lojik-0 A Q b- LED çıkı ş ifadesinin Lojik-1 oldu ğu zaman aralıklarında ı şık verecektir. t 0 - t 1 LED ı şık verir (Q=1) t 1 - t 2 LED ı şık vermez (Q=0) t 2 - t 3 LED ı şık verir (Q=1) t 3 - t 4 LED ı şık vermez (Q=0) t 4 - t 5 LED ı şık vermez (Q=0) t 5 – t 6 LED ı şık vermez (Q=0) 3.1.2 VEYA KAPISI (OR GATE) Bir VEYA kapısının iki veya daha fazla giri ş, bir çıkı ş hattı vardır. Şekil-3.6’da iki giriş bir çıkı şlı VEYA kapısının lojik sembolü, do ğruluk tablosu ve denk anahtar devresi verilmi ştir. SAYISAL ELEKTRONIK 58 Q Şekil 3.6 İki giri şli VEYA Kapısı (b) Do ğruluk Tablosu Q A B (a) Sembolü + - A B 12V (c) Denk anahtar devresi AB Giri şler Çıkı ş 00 01 10 11 0 1 1 1 Q R Denk anahtar devresi ile VEYA kapısının çalı şmasını açıklayalım I- E ğer A ve B anahtarları açık ise (A=0, B=1) lamba yanmayacaktır (Q=0) . + - A B 12V Q Şekil 3.7 R II- E ğer A anahtarı açık (A=0), B anahtarı kapalı(B=1) ise, lamba yanacaktır (Q=1) . + - A B 12V Q Şekil 3.8 R SAYISAL ELEKTRONIK 59 III-E ğer A anahtarı kapalı (A=1), B anahtarı açık (B=0) ise, lamba yanacaktır (Q=0) . + - A B 12V Q Şekil 3.9 R IV- E ğer A ve B anahtarları kapalı (A=1,B=1) ise,lamba yanacaktır (Q=1). + - A B 12V Q Şekil 3.10 R Çıkı ş Boolen ifadesi şeklinde Q= A + B şeklinde yazılır.” Q e şit A VEYA B ” şeklinde okunur. Bir VEYA kapısının çalı şmasını şöyle özetleyebiliriz; “E ğer bir VEYA kapısının giri şlerinden biri veya tamamı Lojik-1 ise çıkı ş Lojik-1,her iki giri şin birden Lojik-0 olması halinde çıkı ş Lojik-0 olur.” Örnek: A şa ğıda dalga şekilleri verilen A ve B i şaretleri bir VEYA kapısı giri şlerine uygulanırsa; a) Çıkı ş dalga şekli nasıl olacaktır? b) LED hangi zaman aralıklarında ı şık verecektir? SAYISAL ELEKTRONIK 60 Q t 1 t 0 t 2 t 3 t 4 t 5 t 6 0 11 1 A B A B 11 0 00 1 11 Çözüm: a- Do ğruluk tablosu yardımı ile çıkı ş dalga şekli çizilirse; Q Lojik-1 Lojik-1 Lojik-0 Lojik-0 Lojik-1 t 1 t 0 t 2 t 3 t 4 t 5 t 6 0 11 1 A B 11 0 001 11 Lojik-0 0 0 111 11 0 0 b- LED, çıkı ş dalga şeklinin Lojik-1 oldu ğu zamanlarda ı şık verecektir. t 0 - t 1 LED ı şık verir (Q=1) t 1 - t 2 LED ı şık vermez (Q=1) t 2 - t 3 LED ı şık verir (Q=1) t 3 - t 4 LED ı şık vermez (Q=0) t 4 - t 5 LED ı şık vermez (Q=1) t 5 – t 6 LED ı şık vermez (Q=1) SAYISAL ELEKTRONIK 61 3.1.3 DEĞİL KAPISI (NOT GATE- INVERTER) DEĞİL kapısı bir giri ş, bir çıkı ş hattına sahiptir. Çıkı ş i şareti giri ş i şaretinin tersi (de ğili-tümleyeni) olur. Şekil 3.11’de standart de ğil kapısı sembolü,do ğruluk tablosu ve denk anahtar devresi verilmi ştir. Q Şekil 3.11 DE ĞİL (NOT) Kapısı (b) Do ğruluk Tablosu Q A (a) Sembolü (c) Denk anahtar devresi A Giri ş Çıkı ş 0 10 1 + - A 12V Q R Denk anahtar devresi yardımı ile DE ĞİL kapısının çalı şmasını açıklayalım; I - E ğer A anahtarı açıksa (A=0) akım devresini Q lambası üzerinden tamamlayaca ğından lamba yanacaktır(Q=1). Q + - A 12V Şekil 3.12 R II - E ğer A anahtarı kapalı ise (A=1) akım devresini A anahtarı üzerinden tamamlayaca ğından lamba yanmayacaktır (Q=0) Q + - A 12V Şekil 3.13 R Çıkı ş Boolen ifadesi olarak A Q = olarak yazılır. “Q e şit A’nın de ğili” şeklinde okunur. SAYISAL ELEKTRONIK 62 Örnek: A şa ğıda verilen dalga şekli bir DEĞİL kapısı giri şine uygulanırsa çıkı ş dalga şekli ne olur. t 0 A Q A t 1 t 2 t 3 t 4 t 5 R Çözüm: DEĞİL kapısının do ğruluk tablosu yardımı ile çıkı ş dalga şekli a şa ğıdaki gibi olacaktır. A t 0 t 1 t 2 t 3 t 4 t 5 Lojik-1 Lojik-0 Lojik-1 Lojik-0 Q 3.1.4 VE DE ĞİL KAPISI (NAND GATE) VE DEĞİL kapısının en az iki giri ş ve bir çıkı şı vardır. Lojik fonksiyon olarak VE fonksiyonunun DE ĞİL’i olarak tanımlayabiliriz. Şekil 3.14’de iki giri ş, bir çıkı şlı VEDEĞİL kapısının sembolü,do ğruluk tablosu ve denk anahtar devresi verilmi ştir. SAYISAL ELEKTRONIK 63 Q Şekil 3.14 İki giri şli VE DE ĞİL Kapısı (b) Do ğruluk Tablosu Q A B (a) Sembolü + - A B 12V (c) Elektrik e şde ğer devresi ? Q A B AB Giri şler Çıkı ş 00 01 10 11 1 1 1 0 Q R Denk anahtar devresi yardımı ile VEDE ĞİL kapısının do ğruluk tablosu elde edilebilir; I - E ğer A ve B anahtarları açık (A=0,B=0) ise akım devresini Q lambası üzerinden tamamlar lamba yanar(Q=1). Q + - A B 12V R Şekil 3.15 II - E ğer A anahtarı açık(A=0), B anahtarı kapalı(B=1) ise akım devresini Q lambası üzerinden tamamlar lamba yanar(Q=1). Q + - A B 12V R Şekil 3.16 SAYISAL ELEKTRONIK 64 III - E ğer A anahtarı kapalı(A=1), B anahtarı açık ise akım devresini Q lambası üzerinden tamamlar lamba yanar (Q=1). Q + - A B 12V R Şekil 3.17 VI - E ğer A ve B anahtarları kapalı ise(A=1,B=1) ise akım devresini anahtar üzerinden tamamlar Q lambası yanmaz (Q=0). Q + - A B 12V R Şekil 3.18 Çıkı ş Boolen ifadesi olarak B A Q · = yazılır. “Q e şit A VEDEĞİL B” şekilnde okunur. “VEDEĞİL kapısının giri şlerinden birisi veya tamamı Lojik-0 ise çıkı ş Lojik-1, her iki giri ş birden Lojik-1 ise çıkı ş Lojik-0 olur.” Örnek: A şa ğıda verilen dalga şekilleri bir VE DEĞİL kapısı giri şlerine uygulanırsa çıkı ş dalga şekli ne olur. 10 0 0 0 1 1 11 1 A B t 1 t 0 t 2 0 1 t 3 t 4 t 5 t 6 A B 1 1 SAYISAL ELEKTRONIK 65 Çözüm: Giri şlere uygulanan dalga şekillerinin Lojik seviyelerine bakılarak çıkı ş dalga şekli a şa ğıdaki gibi olacaktır Q Lojik-1 Q 10 0 01 0 1 1 11 1 A B Lojik-0 Lojik-1 Lojik-1 Lojik-0 0 1 A B t 0 t 3 t 4 t 5 t 6 t 1 t 2 Lojik-0 1 1 1 1 100 0 R SAYISAL ELEKTRONIK 66 3.1.5 VEYA DE ĞİL KAPISI (NOR GATE) VEYA DEĞİL kapısının en az iki giri ş ve bir çıkı ş hattı vardır. Lojik fonksiyon olarak VEYA fonksiyonunun DE ĞİL’i olarak tanımlayabiliriz. Şekil 3.15’de iki giri ş, bir çıkı şlı VEYA DEĞİL kapısının sembolü,do ğruluk tablosu ve elektrik e şde ğer devresi verilmi ştir. Q Q Şekil 3.15 İki giri şli VE DEĞİL Kapısı (b) Do ğruluk Tablosu A B (a) Sembolü 12V (c) Elektrik e şde ğer devresi ? Q AB Giri şler Çıkı ş 00 0 1 1 0 11 1 0 A B 0 0 Q Q + - A B R Denk anahtar devresi yardımı ile VEDE ĞİL kapısının do ğruluk tablosu elde edilebilir; I - E ğer A ve B anahtarları açık (A=0,B=0) ise akım devresini Q lambası üzerinden tamamlar lamba yanar(Q=1). Q + - A B 12V R SAYISAL ELEKTRONIK 67 II - E ğer A anahtarı açık(A=0), B anahtarı kapalı(B=1) ise akım devresini B anahtarı üzerinden tamamlar Q lambası yanmaz(Q=0). Q + - A B 12V R III - E ğer A anahtarı kapalı(A=1), B anahtarı açık ise akım devresini A anahtarı üzerinden tamamlar Q lambası yanmaz (Q=0). Q + - A B 12V R IV - E ğer A ve B anahtarları kapalı ise(A=1,B=1) ise akım devresini anahtar üzerinden tamamlar Q lambası yanmaz (Q=0). Q + - A B 12V R Çıkı ş Boolen ifadesi olarak B A Q + = yazılır. “Q e şit A VEYA DE ĞİL B” şeklinde okunur. “VEYA DEĞİL kapısının giri şlerinden birisi veya tamamı Lojik-1 ise çıkı ş Lojik-0, her iki giri ş birden Lojik-0 ise çıkı ş Lojik-1 olur.” SAYISAL ELEKTRONIK Örnek: A şa ğıda verilen dalga şekilleri bir VEYA DE ĞİL kapısı giri şlerine uygulanırsa çıkı ş dalga şekli ne olur. 10 0 00 1 1 11 0 A B t 1 t 0 t 2 0 1 t 3 t 4 t 5 t 6 A B 01 R Çözüm: VEYA DEĞİL kapısının giri şlerinden birisi veya tamamı Lojik-1 ise çıkı ş Lojik-0, her iki giri ş birden Lojik-0 ise çıkı ş Lojik-1 oluyordu. Giri şlere uygulanan dalga şekillerinin Lojik seviyelerine göre çıkı ş dalga şekli a şa ğıdaki gibi olacaktır 10 0 00 1 1 11 0 A B t 0 t 2 0 1 01 t 1 t 3 t 4 t 5 t 6 Q Lojik-1 Lojik-0 Lojik-1 Lojik-1 Lojik-0 Lojik-0 1001 1 00 SAYISAL ELEKTRONIK 3.1.6 ÖZEL VEYA KAPISI (XOR GATE) Bir ÖZEL VEYA kapısının iki veya daha fazla giri ş, bir çıkı ş hattı vardır. Şekil-3.16’da iki giri ş bir çıkı şlı ÖZELVEYA kapısının lojik sembolü, do ğruluk tablosu ve denk anahtar devresi verilmi ştir. Q Şekil 3.16 İki giri şli ÖZELVEYA Kapısı (b) Do ğruluk Tablosu B (a) Sembolü 12V (c) Elektrik e şde ğer devresi AB Giri şler Çıkı ş 00 0 1 1 0 11 1 1 0 Q A Q A Q + - B 0 1 1 0 0 R Denk anahtar devresi yardımı ile ÖZEL VEYA kapısının do ğruluk tablosu elde edilebilir I - E ğer A ve B anahtarları açık (A=0,B=0) ise akım devresini tamamlamaz ve lamba yanmayacaktır(Q=0). 00 12V A Q + - B 1 1 R SAYISAL ELEKTRONIK II -E ğer A anahtarı açık(A=0), B anahtarı kapalı(B=1) ise akım devresini tamamlar Q lambası yanar(Q=1). 00 12V A Q + - B 11 R III - E ğer A anahtarı kapalı(A=1), B anahtarı açık (B=0) ise akım devresini tamamlar Q lambası yanar (Q=0). 00 12V A Q + - B 11 R IV - E ğer A ve B anahtarları kapalı ise(A=1,B=1) ise akım devresini anahtar üzerinden tamamlar Q lambası yanmaz (Q=0). 00 12V A Q + - B 11 R Çıkı ş Boolen ifadesi olarak ; B A Q ? = veya şeklinde yazılır. “Q e şit A ÖZEL VEYA B” şeklinde okunur. ÖZEL VEYA kapısı D E ĞİL-VE-VEYA kapıları ile ifade edilebilir.Bu durumda bir ÖZEL VEYA fonsiyonunu; B A B A Q · + · = şeklinde tanımlayabiliriz. SAYISAL ELEKTRONIK AB Şekil 3.17 DE ĞİL-VE-VEYA kapıları ile ÖZEL VEYA kapısı Q “ÖZEL VEYA kapısının giri şleri aynı lojik seviyede ise çıkı ş Lojik-0, her iki giri ş farklı lojik seviyede ise çıkı ş Lojik-1 olur.” Örnek: a) A şa ğıda verilen dalga şekilleri bir ÖZEL VEYA kapısı giri şlerine uygulanırsa çıkı ş dalga şekli ne olur. b) Çıkı şa bir LED ba ğlanırsa hangi zaman aralıklarında LED ı şık verecektir. 0 0 00 1 1 11 0 A B t 1 t 0 t 2 0 1 t 3 t 4 t 5 t 6 A B 01 R 0 SAYISAL ELEKTRONIK Çözüm: a- ÖZEL VEYA kapısının giri şleri aynı Lojik seviyede ise çıkı ş Lojik-0, her iki giri ş farklı lojik seviyede ise çıkı ş Lojik-1 oluyordu. Giri şlere uygulanan dalga şekillerinin Lojik seviyelerine göre çıkı ş dalga şekli a şa ğıdaki gibi olacaktır t 1 t 0 t 2 t 3 t 4 t 5 t 6 00 0 0 1 1 11 0 0 1 01 0 1 111 0 0 0 Lojik1 Lojik1 Lojik0 Lojik0 Lojik0 Lojik1 B A Q b - LED çıkı şın Lojik-1 oldu ğu zaman aralıklarında ı şık verecektir. t 0 - t 1 LED ı şık verir (Q=0) t 1 - t 2 LED ı şık vermez (Q=1) t 2 - t 3 LED ı şık verir (Q=0) t 3 - t 4 LED ı şık vermez (Q=1) t 4 - t 5 LED ı şık vermez (Q=0) t 5 – t 6 LED ı şık vermez (Q=1) SAYISAL ELEKTRONIK 3.1.7 ÖZEL VEYA DE ĞİL KAPISI (XNOR GATE) Bir ÖZEL VEYA DE ĞİL kapısının iki veya daha fazla giri ş, bir çıkı ş hattı vardır. Lojik fonksiyon olarak ÖZEL VEYA i şleminin de ğildir. Şekil-3.17’dE iki giri ş bir çıkı şlı ÖZEL VEYA DEĞİL kapısının lojik sembolü, do ğruluk tablosu ve denk anahtar devresi verilmi ştir. Q Şekil 3.18 İki giri şli ÖZELVEYA DE ĞİLKapısı (b) Do ğruluk Tablosu B (a) Sembolü 12V (c) Elektrik e şde ğer devresi AB Giri şler Çıkı ş 00 0 1 1 0 11 0 0 1 Q A Q A 0 1 1 0 1 Q + - B ? A B Q R Denk anahtar devresi yardımı ile ÖZEL VEYA kapısının do ğruluk tablosu elde edilebilir; I - E ğer A ve B anahtarları “0” konumunda ise akım devresini lamba üzerinden tamamlar(Q=1). 12V A 0 1 1 0 Q + - B R SAYISAL ELEKTRONIK II - E ğer A anahtarı “0”konumunda, B anahtarı “1” konumunda ise akım devresini anahtarlar üzerinden tamamlar Q lambası yanmaz(Q=0). 12V A 0 1 1 0 Q + - B R III - E ğer A anahtarı kapalı(A=1), B anahtarı açık (B=0) ise akım devresini tamamlar Q lambası yanar (Q=0). 12V A 0 1 1 0 Q + - B R VI - E ğer A ve B anahtarları “1” konumunda ise akım devresini lamba üzerinden tamamlar(Q=1) 12V A 0 1 1 0 Q + - B R Çıkı ş Boolen ifadesi olarak ; B A Q ? = veya şeklinde yazılır. “Q e şit A ÖZEL VEYA DE ĞİL B” şeklinde okunur. SAYISAL ELEKTRONIK ÖZEL VEYA-De ğil kapısı DE ĞİL-VE-VEYA kapıları ile ifade edilebilir.Bu durumda bir ÖZEL VEYA- De ğil fonksiyonunu; B A B A Q · + · = şeklinde tanımlayabiliriz. AB Şekil 3.17 DE ĞİL-VE-VEYA kapıları ile ÖZEL VEYA DEĞİL kapısı Q “ÖZEL VEYA DEĞİL kapısının giri şleri aynı lojik seviyede ise çıkı ş Lojik-1, her iki giri ş farklı lojik seviyede ise çıkı ş Lojik-0 olur.” Örnek: A şa ğıda verilen dalga şekilleri bir ÖZEL VEYA DEĞİL kapısı giri şlerine uygulanırsa çıkı ş dalga şekli ne olur. 10 0 00 1 1 11 0 A B t 1 t 0 t 2 0 1 t 3 t 4 t 5 t 6 A B 01 R SAYISAL ELEKTRONIK Çözüm: Çıkı ş dalga şekli do ğruluk tablosu yardımı ile çizilirse a şa ğıdaki gibi olacaktır. t 1 t 0 t 2 t 3 t 4 t 5 t 6 Q B 10 0 00 1 1 11 0 0 1 01 Lojik-1 Lojik-1 Lojik-1 Lojik-0 Lojik-0 Lojik-0 A 1111 11 0 3.2 ENTEGRE DEVRE MANTIK A İLELER İ Bir önceki bölümde sayısal devrelerin tasarımında kullanılan temel lojik kapıları inceledik. Lojik kapılar sayısal sistemlerin temel elemanlarıdır. Bir çok lojik kapının olu şturdu ğu bir sayısal devre bir silisyum yonga üzerine entegre devre (integrated circuit –IC) olarak yapılır. Tek bir yonga içersine yerle ştirilen kapı sayısına göre entegre devreler entegresyon ölçe ğini göstermesi açısında dört ayrı grupta incelenebilirler. I. SSI (Küçük Ölçekli Entegrasyon - Small Scale Integration) En fazla 20 lojik kapı içeren entegre devrelerdir. II. MSI(Orta Ölçekli Entegrasyon - Medium Scale Integration) 1000 bellek bitinden daha az ve20 ila 100 kapı içeren entegre devrelerdir. Örne ğin sayıcılar, kaydırmalı kaydediciler, kod çözücüler v.b. III. LSI (Büyük Ölçekli Entegrasyon – Large Scale Integration) 1000’den 16000’e kadar bellek biti, 100 ila 5000 lojik kapı içeren entegre devreleridir. Örne ğin 8-bitlik mikroi şlemci, bellek yongaları v.b. SAYISAL ELEKTRONIK IV. VLSI (Çok Büyük Ölçekli Entegrasyon – Very Large Scale Integration) 5000 lojik kapıdan daha fazla kapı içeren entegre devreleridir. Örne ğin 16- bitlik mikroi şlemci , yüksek yo ğunluklu bellek yongaları v.b. Bu bölümde ise sayısal devre tasarımlarında en fazla kullanılan iki farklı tip TTL ve CMOS mantık aileleri devreleri incelenecektir. 3.2.1 TTL (TRANS İSTOR-TRANSİSTOR LOG İC) Terim olarak TTL transistor-transistor logic ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında bipolar transistorler kullanılmı ştır. TTL mantık ailesi hız ve güç parametreleri açısından yedi alt gruba ayrılırlar: I. Standart TTL II. Yüksek – Güçlü TTL III. Dü şük-Güçlü TTL IV. Schottky TTL V. Dü şük-Güçlü Schottky TTL VI. Geli şmi ş Dü şük-Güçlü Schottky TTL VII. Geli şmi ş Schottky TTL TTL mantık ailesi 54 veya 74 numaralı önekine sahiptirler. 54 serisi askeri amaçlıdır.Çalı şma sıcaklı ğı aralı ğı -55°C ile +125°C arasında iken, 74 serisi entegreler için bu aralık 0°C ila +70°C arasındadır. Bu mantık ailesindeki entegreler genellikle AA74YYXXX şeklinde tanımlanırlar. AA harfleri entegreyi üreten firmayı gösteren harf veya harflerdir. Texas Insturuments ön ek olarak ‘SN’, National Semiconductor ‘ DM’, Signetics ‘S’ k ısaltmalarını kullanmaktadırlar. YY harfleri entegrenin hangi TTL alt grubuna ait oldu ğunu gösterir. XXX entegrenin fonksiyonunu gösteren iki veya üç basamaklı bir sayıdır. DM74LS08 Üretici firma Alt grup Fonksiyon National Semiconductor Dü şük-Güçlü SchottkyTTL 4-tane iki giri şli VE kapısı kapısı SAYISAL ELEKTRONIK A şa ğıda TTL alt gruplarına ait kısaltma tablosu verilmi ştir. TTL Serisi Önek Örnek Entegre Standart TTL 54 veya 74 7404 (altılı DE ĞİL kapısı) Yüksek-güçlü TTL 54H veya 74H 74H04 (altılı DE ĞİL kapısı) Dü şük-güçlü TTL 54L veya 74L 74L04 (altılı DE ĞİL kapısı) Schottky TTL 54S veya 74S 74S04 (altılı DE ĞİL kapısı) Dü şük-güçlü Schottky TTL 54LS veya 74LS 74LS04 (altılı DE ĞİL kapısı) Geli ştirilmi ş dü şük-güçlü Schottky TTL 54ALS veya 74ALS 74ALS04 (altılı DE ĞİL kapısı) Geli ştirilmi ş Schottky TTL 54AS veya 74ALS 74AS04 (altılı DE ĞİL kapısı) 3.2.2 CMOS ( TAMAMLAYICI MOS LOJ İK) CMOS terim olarak tamamlayıcı MOS Lojik (Complementary Metal Oxide Semiconductor) ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında alan etkili transistörler kullanılmı ştır. Logic fonksiyonlar aynı kalmakla beraber TTL ve CMOS yapım teknolojilerinde kullanılan araçlar farklıdır. Devre teknolojileri lojik fonksiyonlarda de ğil sadece performans karakteristiklerinde de ği şiklik gösterir. CMOS ailesi temel olarak metal kapılı CMOS ve silikon kapılı CMOS olmak üzere iki ayrı i şlem teknolojisi katagorisine ayrılır. Eski metal kapılı teknoloji 4000 serisinden olu şurken, yeni silikon kapılı teknolojiler ise 74C, 74HC ,74HCT serisinden olu şur. CMOS ailesine ait bütün 74 serisi, TTL’ ler ile bacak ve fonksiyon uyumludur. Yani TTL ve CMOS entegreler aynı sayıda ve benzer giri ş, çıkı ş, besleme gerilimine (Vcc) sahiptir. Ayrıca 74HCT serisi TTL ile voltaj seviyesi uyumludur. 74HCT serisinin 74C ve 74HC serileri ile ba ğlanması için özel bir gereksinim yoktur. TTL ile CMOS ailesi arasındaki farklılıklar performans karakteristiklerinde yatar. 3.2.3 PERFORMANS KARAKTER İST İKLER İ Yayılım Gecikmesi (Propagasyon Delay) lojik devrelerde kar şıla şılan en önemli karakteristiklerden biridir. Lojik devrenin veya kapının hız limitleri bu karakteristik ile belirlenir. Lojik devrelerde kullanılan yüksek hızlı veya dü şük hızlı terimleri yayılım gecikmesi referans alınarak belirlenir. E ğer bir lojik devrenin veya kapının yaylım gecikmesi ne kadar kısa ise devrenin veya kapının hızı o kadar yüksektir. Yaylım gecikmesi sayısal devrenin veya kapının giri şlerindeki de ği şime ba ğlı olarak çıkı şta meydan gelen de ği şim arasındaki zaman farkıdır. Mantık kapılarında iki yaylım gecikmesi süresi tanımlanır. SAYISAL ELEKTRONIK t PHL : Ç ıkı ş sinyalinin Lojik-1’den Lojik-0’a geçme süresi. Bu süre giri ş sinyali üzerinde belirlenen genel bir referans noktası ile çıkı ş sinyali üzerindeki aynı referans noktası arasındaki fark olarak belirlenir. t PLH : Ç ıkı ş sinyalinin Lojik-0’dan Lojik-1’e geçme süresi. Bu süre giri ş sinyali üzerinde belirlenen genel bir referans noktası ile çıkı ş sinyali üzerindeki aynı referans noktası arasındaki fark olarak belirlenir. Şekil -3.18 bir DEĞİL kapısında yayılım gecikme sürelerinin göstermektedir t PHL t PLH Giri ş Çıkı ş Giri ş Çıkı ş L H H L Güç Harcaması (Power Dissipation): Bir lojik kapıda harcanan güç miktarıdır. Harcanan güç dc besleme gerilimi ile çekilen akımın çarpımı ile elde edilir ve ‘mW’ cinsinden ifade edilir. Bir lojik kapı tarafından çekilen akım çıkı şın durumuna göre de ği şece ğinden harcana güç, çıkı şın Lojik-1 ve Lojik-0 oldu ğu iki durum için hesaplanan güçlerin ortalaması alınarak bulunabilir. Çıkı ş Kapasitesi (Fan Out): Bir lojik kapının aynı entegre ailesinden sürebilece ği maximum yük sayısına çıkı ş kapasitesi (Fan Out) adı verilir. Örneğin bir standart TTL kapısının çıkı ş kapasitesi 10 ise bu kapının sürebilece ği maximum yük sayısı standart TTL ailesinden 10 adet kapı giri şidir. Bundan fazla kapı giri şi ba ğlanması durumunda giri şin sürülmesi için yeterli akım sa ğlanamayacaktır. SAYISAL ELEKTRONIK 1 2 3 10 Ana Entegre Yükler Şekil 3.19 Standart TTL ailesinde fan-out gösterimi Hız-Güç Üretimi (Speed Power Product): Sayısal devrelerin performansını ölçmek üzere üreticiler tarafından özel olarak eklenen bir karakteristiktir. Yayılım gecikmesinin ve özel ferkanslardaki güç harcamasının çarpımından elde edilir. Hız- Güç Üretimi(SPP) Joule ile tanımlanır, J sembolü ile gösterilir. Örne ğin TTL ailesine ait 74LS serisi için 100kHz frekansındaki Hız-Güç üretimi a şa ğıdaki gibi hesaplanır; SPP=(10ns).(2mW) =20pJ A şa ğıda Tablo 3.? TTL ve CMOS ailelerine ait performans karakteristiklerini vermektedir. Teknoloji CMOS (silikon kapılı) CMOS (metal kapılı) TTL Std TTL LS TTL S TTL ALS TTL AS Seri 74HC 4000B 74 74S 74S 74ALS 74AS Güç Harcaması Statik 100kHZ için 2,5nW 0,17mW 1µW 0,1mW 10mW 10mW 2mW 2mW 19mW 19mw 1mW 1mW 8,5mW 8,5mW Yayılım Gecikmesi 8ns 50ns 10ns 10ns 3ns 4ns 1,5ns SAYISAL ELEKTRONIK Fan-Out 10 20 20 20 40 Not: CMOS ailesinde yayılım gecikmesi (propagasyon delay) besleme gerilimine (V cc ) ba ğlıdır. Güç harcaması(power dissipation) ve çıkı ş kapasitesi (fan out) ise frekansın bir fonksiyonudur. SAYISAL ELEKTRONIK